AB Software de Programacion Avanzada

Software de Programacin Avanzada(No. de catlogo. 1747-PA2S)

Manual de Referencia

Informacin importante para el usuario

El equipo de estado slido tiene caractersticas de operacin diferentes a las del equipo electromecnico. La publicacin Safety Guidelines for the Application, Installation and Maintenance of Solid State Controls (Publicacin SGI-1.1) describe algunas diferencias importantes entre equipos transistorizados y dispositivos electromecnicos cableados. Debido a estas diferencias y debido tambin a la amplia variedad de usos para los equipos transistorizados, todas las personas responsables de la aplicacin de este equipo deben asegurarse de que cada aplicacin sea la correcta. En ningn caso ser Allen-Bradley Company responsable por daos indirectos o como consecuencia del uso o aplicacin de este equipo. Los ejemplos y diagramas mostrados en este manual tienen la nica intencin de ilustrar el texto. Debido a las muchas variables y requisitos asociados con cualquier instalacin particular, Allen-Bradley Company no puede asumir responsabilidad u obligacin por el uso real basado en los ejemplos y diagramas mostrados. Allen-Bradley Company no puede asumir responsabilidad por violacin de patente alguna, con respecto al uso de informacin, circuitos, equipos o softwares descritos en este manual. Est prohibida la reproduccin total o parcial del contenido de este manual sin el permiso escrito de Allen-Bradley Company. A travs de este manual hacemos anotaciones para informarle de consideraciones de seguridad. ATENCION: Identifica informacin sobre prcticas o circunstancias que pueden conducir a lesiones personales o la muerte, daos materiales o prdida econmica.

!

Las notas de Atencin le ayudan a: identificar un peligro evitar un peligro reconocer las consecuencias Nota importante: Identifica informacin especialmente importante para una aplicacin y un entendimiento correctos del producto.PLC, PLC 2, PLC 3 y PLC 5 son marcas registradas de Allen-Bradley Company, Inc. SLC y SLC 500, son marcas registradas de Allen-Bradley Company, Inc. IBM es una marca registrada de International Business Machines, Incorporated.

Tabla de contenidosSoftware de Programmacin Avanzada Manual de Referencia

PrefacioQuin debe usar este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P1 Propsito de este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P1 Contenido de este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P1 Documentacin relacionada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P3 Tcnicas comunes usadas en este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P3 Soporte local para productos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P4 Ayuda referente a productos tcnicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P4

El archivo de estado

Capitulo 1Descripcin general del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 Convenciones usadas en las representaciones visuales . . . . . . . . . . . . . . . . . . . . 13 Representacin visual del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 Representaciones visuales adicionales del archivo de estado del procesador 5/03 . . 142

Descripcin general del conjunto de instrucciones

Capitulo 2Clasificaciones de instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 Instrucciones de bits Captulo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 Instrucciones de temporizador y contador Captulo 4 . . . . . . . . . . . . . . . . . . . . . 22 Instrucciones de comunicacin captulo 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Instrucciones de E/S y de interrupcin Captulo 6 . . . . . . . . . . . . . . . . . . . . . . . . 23 Instrucciones de comparacin Captulo 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Instrucciones matemticas Captulo 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Instrucciones de transferencia y lgicas Captulo 9 . . . . . . . . . . . . . . . . . . . . . . . 26 Instrucciones de copia de archivo y llenado de archivo Captulo 10 . . . . . . . . . . . 26 Instrucciones de desplazamiento de bit, FIFO y LIFO Captulo 11 . . . . . . . . . . . . 27 Instrucciones del secuenciador Captulo 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 Instrucciones de control Captulo 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Instruccin proporcional integral derivada Captulo 14 . . . . . . . . . . . . . . . . . . . . . 28 Localizador de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Instrucciones de bits

Capitulo 3Descripcin general de instrucciones de bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 Examine if Closed (XIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 Examine if Open (XIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Output Energize (OTE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Output Latch (OTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 Output Unlatch (OTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 One-Shot Rising (OSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Ejemplos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

i


Instrucciones de temporizador y contador

Capitulo 4Uso de temporizadores y contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Valor acumulado (ACC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Valor predefinido (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Base de tiempo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Precisin del temporizador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Uso de temporizadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Timer On-Delay (TON) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Timer Off-Delay (TOF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Retentive Timer (RTO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Uso de contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 Cmo funcionan los contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Count Up (CTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Count Down (CTD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 High-Speed Counter (HSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411 Ejemplo de aplicacin Archivo 2 (Llamada para bit DN en programa principal) 412 Ejemplo de aplicacin Archivo 3 (Ejecucin de lgica HSC) . . . . . . . . . . . . . . 412 Reset (RES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413

Instrucciones de comunicacin

Capitulo 5Descripcin general de las instrucciones de comunicacin . . . . . . . . . . . . . . . . . . . . . 51 Usando un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 Instruccin de mensaje (5/02 solamente) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 Uso de un procesador 5/02 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 Bits de archivo de estado relacionados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 Opciones de configuracin disponibles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 Pantalla de introduccin de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 Uso de bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 Diagrama de temporizacin para una instruccin MSG 5/02 correcta . . . . . . . . . . . . . . 56 Esquema de bloques de control para un procesador 5/02 . . . . . . . . . . . . . . . . . . . 58 Ejemplos de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Ejemplo 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Ejemplo 2 Archivo de programa 2 del procesador 5/02 . . . . . . . . . . . . . . . . . 510 Ejemplo 2 Archivo de programa 2 del procesador 5/01 en el nodo 3 . . . . . . . . 511 Ejemplo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512 Uso de un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513 Bits de archivo de estado relacionados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513

ii


Opciones de configuracin disponibles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514 Uso de los bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515 Lectura local desde un 500CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 516 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 518 Lectura local desde un 485CIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 519 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 520 Lectura remota desde un 500CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523 Lectura remota desde un 485CIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525 Mensaje remoto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 526 Diagrama de temporizacin para una instruccin MSG 5/03 correcta . . . . . . . . . . . . . . 527 Esquemas de bloques de control para un procesador 5/03 . . . . . . . . . . . . . . . . . . . 530 Cdigos de error de la instruccin MSG para los procesadores 5/02 y 5/03 . . . . . . . 531 Servicio de comunicaciones (SVC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532 Uso de un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532 Servicio de canal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533

Instrucciones de interrupcin y E/S

Capitulo 6Instrucciones adicionales de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 Immediate Input with Mask (IIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Immediate Output with Mask (IOM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Interrupciones accionadas por sucesos de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 I/O Interrupt Disable y Enable (IID, IIE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Reset Pending I/O Interrupt (RPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 I/O Refresh (REF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 Uso de un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Instrucciones de comparacin

Capitulo 7Descripcin general de instrucciones de comparacin . . . . . . . . . . . . . . . . . . . . . . . . . 71 Direcciones de palabra indexada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Equal (EQU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Not Equal (NEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Less Than (LES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Less Than or Equal (LEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 iii


Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Greater Than (GRT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Greater Than or Equal (GEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Masked Comparison for Equal (MEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Limit Test (LIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Estado verdadero/falso de la instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Instrucciones matemticas

Capitulo 8Descripcin general de instrucciones matemticas . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 Direcciones de palabra indexada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Uso de bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Bit de interrupcin de desbordamiento, S:5/0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Registro matemtico, S:13 y S:14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Add (ADD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Subtract (SUB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Suma y resta de 32 bits Procesadores 5/02 y 5/03 series C y posteriores . . . . . . . . . . . 84 Bit de seleccin de desbordamiento matemtico S:2/14 . . . . . . . . . . . . . . . . . . . . . 84 Ejemplo de suma de 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Multiply (MUL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Divide (DIV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Double Divide (DDV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Bits de estado aritmetico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Negate (NEG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Clear (CLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Convert to BCD (TOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Registro matemtico (cuando se usa) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Ejemplo 1 procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 Ejemplo 2 procesadores compactos, 5/01, 5/02 y 5/03 . . . . . . . . . . . . . . . . . 89

iv


Convert from BCD (FRD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811 Registro matemtico (cuando se usa) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811 Ejemplo 1 procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 812 Ejemplo 2 procesadores compactos, 5/01, 5/02 y 5/03 . . . . . . . . . . . . . . . . . 812 Decode 4 to 1 of 16 (DCD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Square Root (SQR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Scale Data (SCL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816 Ejemplo de aplicacin 1 Conversin de seal de entrada analgica de 4 mA 20 mA a variable de proceso PID . . . . . . . . . . . . . . . . . . . . . . . . 817 Clculo de la relacin lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 817 Ejemplo de aplicacin 2 Escalado de una entrada analgica para controlar una salida analgica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 818 Clculo de la relacin lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 818 Clculo de la relacin lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 819

Instrucciones de transferencia y lgicas

Capitulo 9Descripcin general de instrucciones de transferencia y lgicas . . . . . . . . . . . . . . . . . . 91 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Direcciones de palabra indexada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Bit de interrupcin de desbordamiento, S:5/0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Registro matemtico, S:13 y S:14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Move (MOV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Bit de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Masked Move (MVM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 And (AND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Or (OR) 95 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Exclusive Or (XOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Not (NOT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 v


Instrucciones de copia de archivo y llenado de archivo

Capitulo 10Descripcin general de las instrucciones de copia de archivo y llenado de archivo . . . . . 101 Efecto en el registro de ndice en los procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . 101 File Copy (COP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 File Fill (FLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

Instrucciones de desplazamiento de bit, FIFO y LIFO

Capitulo 11Descripcin general de las instrucciones de desplazamiento de bit, FIFO y LIFO . . . . . . 111 Efecto en el registro de ndice en los procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . 111 Bit Shift Left (BSL) y Bit Shift Right (BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 Operacin Desplazamiento de bit hacia la izquierda . . . . . . . . . . . . . . . . . . . 113 Operacin Desplazamiento de bit hacia la derecha . . . . . . . . . . . . . . . . . . . . 113 FIFO Load (FFL) FIFO Unload (FFU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 LIFO Load (LFL) LIFO Unload (LFU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

Instrucciones de secuenciador

Capitulo 12Descripcin general de las instrucciones de secuenciador . . . . . . . . . . . . . . . . . . . . . . 121 Aplicaciones que requieren ms de 16 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 Efecto en el registro de ndice en procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . 121 Sequencer Output (SQO) Sequencer Compare (SQC) . . . . . . . . . . . . . . . . . . . . . . . . . 122 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122 Operacin Secuenciador de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 Operacin Secuenciador de comparacin . . . . . . . . . . . . . . . . . . . . . . . . . . 125 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 Sequencer Load (SQL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

vi


Instrucciones de control

Capitulo 13Jump to Label (JMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 Label (LBL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Jump to Subroutine (JSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Anidamiento de archivos de subrutina . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 Subroutine (SBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 Return from Subroutine (RET) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 Uso de los procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 Master Control Reset (MCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 Temporary End (TND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 Suspend (SUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 Selectable Timed Interrupts (STI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 Selectable Timed Interrupt Disable y Enable (STD, STE) . . . . . . . . . . . . . . . . . . . . 136 Selectable Timed Interrupt Start (STS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 Interrupt Subroutine (INT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

Instruccin proporcional integral derivada

Capitulo 14Descripcin general de la instruccin PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 El concepto PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 La ecuacin PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 Pantalla de visualizacin de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 Indicadores de la instruccin PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 Esquema del bloque de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1411 Errores de tiempo de ejecucin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1412 PID y escalado de E/S analgico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1413 Notas de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416 Rangos de entrada/salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416 Escalado a unidades de ingeniera . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416 Banda muerta con paso por cero DB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1417 Alarmas de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1418 Limitacin de salida con bloqueo de la accin integral . . . . . . . . . . . . . . . . . . . . . . 1418 El modo manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1419 Estado de rengln PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1419 Alimentacin anticipada o polarizacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1421 Salidas de tiempo proporcional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1421 Ejemplo Salidas con tiempo proporcional . . . . . . . . . . . . . . . . . . . . . . . . . . . 1422 Ajuste de PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1423 Procedimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1423

vii


Localizacin y correccin de fallos

Capitulo 15Limpieza de los fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Limpieza automtica de fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Limpieza manual de fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Rutina de fallo del usuario en efecto Procesadores 5/02 y 5/03 solamente . . . . . . 152 Pantalla de fallo del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153 Localizacin y correccin de fallos del procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . 154 Visualizacin del indicador LED de activacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 Visualizacin de indicadores LED durante la transferencia de un sistema operativo . 154 Descripcin de cdigos de error, causas y acciones recomendadas . . . . . . . . . . . . . . . 155 Errores de activacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 Errores de ida a marcha . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 Errores de tiempo de ejecucin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157 Errores de instruccin del programa del usuario . . . . . . . . . . . . . . . . . . . . . . . . . . 159

Descripcin de la rutina de fallo Procesadores 5/02 y 5/03

Capitulo 16Descripcin general de la rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 Datos de archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 Fallos del usuario recuperables y no recuperables . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 Creacin de una rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 Rutina de fallo Archivo de subrutina 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163 Archivo de subrutina 4 Ejecutado para error 0020 . . . . . . . . . . . . . . . . . . . . . . . . 164 Archivo de subrutina 5 Ejecutado para error 0034 . . . . . . . . . . . . . . . . . . . . . . . . 165

Descripcin de la interrupcin de entrada discreta Procesador 5/03 solamente

Capitulo 17Descripcin general de la interrupcin de entrada discreta . . . . . . . . . . . . . . . . . . . . . . 171 Procedimiento bsico de programacin para la funcin DII . . . . . . . . . . . . . . . . . . . 171 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 Modo contador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 Modo de suceso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 Contenido de la subrutina DII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 Espera de interrupcin y ocurrencias de interrupcin . . . . . . . . . . . . . . . . . . . . . . . 173 Prioridades de la interrupcin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Datos del archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 Caracterstica de reconfiguracin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 Parmetros DII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 Pantalla del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177 Pantallas adicionales del archivo de estado 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . 179 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1710

viii


Descripcin de interrupciones cronometradas seleccionables Procesadores 5/02 y

Capitulo 18Descripcin general de STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181 Procedimiento bsico de programacin para la funcin STI . . . . . . . . . . . . . . . . . . 181 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182 Contenido de subrutina STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182 Espera de interrupcin y ocurrencias de interrupcin . . . . . . . . . . . . . . . . . . . . . . . 182 Prioridades de interrupcin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 Datos del archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 Parmetros STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 Palabra S:2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 Palabra 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 Palabra 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 Pantalla del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 Instrucciones STD y STED . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Selectable Timed Disable STD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Selectable Timed Enable STE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Ejemplo de zona STD/STE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Selectable Timed Start (STS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

Descripcin de interrupciones de E/S Procesadores 5/02 y 5/03

Capitulo 19Descripcin general de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 Procedimiento bsico de programacin para la funcin de interrupcin de E/S. . . . . 191 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 Contenido de subrutina de interrupcin (ISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 Espera de interrupcin y ocurrencias de interrupcin . . . . . . . . . . . . . . . . . . . . . . . 192 Prioridades de interrupcin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 Datos del archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 Parmetros de interrupcin de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 Pantalla del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196 Pantallas adicionales del archivo de estado 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . 197 I/O Interrupt Disable (IID) y I/O Interrupt Enable (IIE) . . . . . . . . . . . . . . . . . . . . . . . . . . 198 I/O Interrupt Disable IID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 I/O Interrupt Enable IIE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 Ejemplo de zona IID/IIE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 Reset Pending Interrupt (RPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1910 Interrupt Subroutine (INT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1910

Sistemas de numeracin

Appendice ABases usadas en APS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A1 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A2 Nmeros binarios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A2 Valores decimales positivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A2 Valores decimales negativos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A3 Nmeros hexadecimales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A5 Mscara hexadecimal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A6 ix


Mensajes de error APS

Appendice BInformacin general . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B1

x

Prefacio

AB

PrefacioLea este prefacio para familiarizarse con el resto del manual. Le proporciona informacin respecto a: quin debe usar este manual propsito de este manual conventciones usadas en este manual soporte de Allen-Bradley

Quin debe usar este manual

Use este manual si usted es responsable del diseo, instalacin, programacin o localizacin y correccin de fallos de sistemas de control que utilizan controladores lgicos Allen-Bradley. Usted debe tener un conocimiento bsico de los productos SLC 500. Si no lo tiene, comunquese con su representante local de Allen-Bradley para obtener informacin sobre los cursos de formacin disponibles antes de usar este producto. Recomendamos revisar la The Getting Started Guide for APS, nmero de catlogo 1747-NM001 antes de usar el software.

Propsito de este manual

Este manual es una gua de referencia para el Software de Programacin Avanzada (APS). Este Manual: proporciona el archivo de estado proporciona las instrucciones usadas en sus programas de lgica de escalera complementa la ayuda en lnea disponible en el terminal

Contenido de este manualCaptulo Prefacio Ttulo Contenido Describe el propsito, informacin de fondo y alcance de este manual. Tambin especifica la audiencia para la cual este manual ha sido diseado. Describe fallos mayores y menores, informacin de diagnstico, modos del procesador, tiempos de exploracin, velocidades en baudios y direcciones de nodos del sistema. Proporciona una descripcin general del conjunto de instrucciones, indicando el nombre, mnemnico y funcin de cada instruccin. Describe las instrucciones de bits y sus usos. P1

1

El archivo de estado

2 3

Descripcin general del conjunto de instrucciones Instrucciones de bits

Prefacio

Captulo 4 5 6 7

Ttulo Instrucciones de temporizador y contador Instrucciones de comunicacin Instrucciones de interrupcin y E/S Instrucciones de comparacin Instrucciones matemticas

Contenido Describe los tipos de instrucciones de temporizador y contador y sus usos. Describe la instruccin de comunicacin de mensajes y servicios y sus parmetros asociados. Describe las instrucciones de interrupcin y sus parmetros asociados. Describe las instrucciones de comparacin que le permiten comparar los valores de los datos. Describe las instrucciones matemticas que le permiten realizar clculos y operaciones matemticas en palabras individuales. Describe las instrucciones de transferencia y de lgica que le permiten realizar operaciones en palabras individuales. Describe las instrucciones de copia de archivo y de llenado de archivo y sus parmetros asociados. Describe las instrucciones que le permiten cargar datos en un conjunto de bits, un bit a la vez. Describe las instrucciones de secuenciador y sus parmetros asociados. Describe las instrucciones de control y sus parmetros asociados. Describe el concepto PID, ecuacin, parmetros asociados y esquema de bloques de control para los procesadores 5/02 y 5/03. Explica cmo interpretar y corregir problemas con el software y el procesador. Describe la rutina de fallo que evita una desactivacin cuando ocurre un fallo. Describe la instruccin de interrupcin de entrada discreta y sus parmetros asociados. Esta instruccin slo se aplica al procesador SLC 5/03. Describe las instrucciones de interrupcin cronometradas seleccionables que le permiten interrumpir automticamente la exploracin de un archivo del programa, con el fin de explorar un archivo de subrutina especificado. Describe la funcin de un mdulo de E/S especial para interrumpir una exploracin de programa normal, con el fin de explorar un archivo de subrutina especificado. Describe los sistemas de numeracin hexadecimal, binario y decimal. Describe posibles mensajes de error del software APS y sus acciones correctivas.

8

9

Instrucciones de transferencia y de lgicas Instrucciones de copia de archivo y de llenado de archivo Instrucciones de desplazamiento de bit, FIFO y LIFO Instrucciones de secuenciador Instrucciones de control Instruccin proporcional integral derivatida Localizacin y correccin de fallos Descripcin de la rutina de fallo 5/02 y 5/03 Descripcin de la interrupcin de entrada discreta Procesador 5/03 solamente Descripcin de interrupciones cronometradas seleccionables Procesadores 5/02 y 5/03 Descripcin de interrupciones de E/S Procesadores 5/02 y 5/03 solamente Sistemas de numeracin Mensajes de error APS

10

11

12 13

14

15 16

17

18

19

Appendix A Appendix B

P2

Prefacio

Documentacin relacionadaLos siguientes documentos contienen informacin adicional concerniente a los productos SLC de Allen-Bradley. Para obtener una copia, comunquese con la oficina o distribuidor de Allen-Bradley local.Para Obtener una descripcin general de los productos de la familia SLC 500 Obtener una introduccin al software APS para usuarios principiantes, que contenga conceptos bsicos, pero enfocndose en tareas y ejercicios simples, y que permita al lector empezar a programar en el tiempo ms corto posible Obtener un manual de procedimientos para personal tcnico que usa el software APS para desarrollar aplicaciones de control Obtener una descripcin de cmo instalar y usar su controlador programable SLC 500 compacto Obtener una descripcin de cmo instalar y usar su controlador programable SLC 500 modular Obtener un manual de procedimientos y referencia para personal tcnico que usa la utilidad de importacin/exportacin APS para convertir archivos APS a archivos ASCII y archivos ASCII a archivos APS Obtener una lista completa y actualizada de documentacin de grupos de automatizacin, incluyendo instrucciones para hacer pedidos. Adems indica si los documentos estn disponibles en CD-ROM o en lenguajes mltiples. Obtener un glosario de trminos y abreviaciones de automatizacin industrial Lea este documento SLC 500 System Overview Nmero de documento 1747-2.30

Getting Started Guide for APS

1747-NM001

Manual del usuario del Software de Programacin Avanzada (APS) Allen-Bradley Installation and Operation Manual for Fixed Hardware Style Programmable Controllers Manual de instalacin y operacin para controladores programables estilo hardware modular Manual del usuario de importacin/exportacin APS

1747-NM002ES 1747-NI001

1747-NI002ES

1747-NM006ES

Automation Group Publication Index

SD499

Allen-Bradley Industrial Automation Glossary

ICCG-7.1

Tcnicas comunes usadas en este manual

Las siguientes convenciones se usan en este manual: Listas marcadas con puntos proporcionan informacin, no pasos de procedimientos. Listas numeradas proporcionan pasos secuenciales o informacin jerrquica. El texto en esta letra indica palabras o frases que usted debe escribir. El tipo de letra cursiva se usa para expresar nfasis. Los nombres de las teclas corresponden con los nombres mostrados y aparecen en negrita, letras maysculas entre corchetes (por ejemplo, [ENTER]). Un icono de tecla de funcin corresponde al nombre de la tecla de funcin que usted debe pulsar, como por ejemploCONFIG SALVAR Y SALIR F8

.

P3

Prefacio

La siguiente tabla resume las convenciones usadas para distinguir las diferencias entre las posiciones de interruptores del 5/03, los modos del procesador y la representacin visual en la lnea de estado APS.Cuando se refiere a la posicin de interruptores Posicin de marcha (RUN) Cuando se refiere al modo del procesador Modo de marcha Modo de marcha Modo de programacin Prueba Modo de paso simple Posicin REMota Prueba Modo de exploracin simple Prueba Modo de exploracin continua Posicin de PROGramacin Modo de programacin Cuando se refiere a la lnea de estado RUN REM RUN REM PROG REM SRG REM SSN REM CSN PROG

Soporte de Allen-Bradley

Allen-Bradley ofrece servicios de soporte a nivel internacional, con ms de 75 oficinas de ventas/soporte, 512 distribuidores autorizados y 260 integradores de sistemas autorizados ubicados en los Estados Unidos, ms los representantes de Allen-Bradley en los principales pases del mundo.

Soporte local para productosComunquese con su representante local de Allen-Bradley para: soporte de ventas y pedidos formacin tcnica sobre productos soporte de la garanta convenios de servicios de soporte

Ayuda referente a productos tcnicosSi necesita comunicarse con Allen-Bradley para obtener ayuda tcnica, por favor revise primero la informacin en el captulo Localizacin y correccin de fallos. Luego llame a su representante local de Allen-Bradley.

P4

Captulo

1

El archivo de estadoEste captulo presenta las funciones del archivo de estado de los procesadores compactos, 5/01, 5/02, y 5/03. Los procesadores 5/02 y 5/03 funcionan como el compacto y los procesadores 5/01. Tambin tienen funciones adicionales, segn lo que se indica en la segunda tabla de la siguiente pgina. El procesador 5/03 tiene funciones adicionales que se indican en la tercera tabla de la pgina 13.

Descripcin general del archivo de estado

El archivo de estado le da informacin referente a las diversas instruccones que usted usa en su programa, y otra informacin como por ejemplo la funcionalidad EEPROM. El archivo de estado indica fallos menores, informacin de diagnstico sobre fallos mayores, modos del procesador, tiempo de exploracin, velocidad en baudios, direcciones de nodos del sistema y otros datos. Nota importante: No escriba datos en el archivo de estado a menos que la palabra o bit est listada como lectura/escritura en la descripcin que sigue. Si usted piensa escribir datos en el archivo de estado, es importante que primero entienda la funcin completamente.

11

Captulo 1 El archivo de estado

El archivo de estado S: contiene las siguientes palabras:Palabra S:0 S:1 S:2 S:3L S:3H S:4 S:5 S:6 S:7, S:8 S:9, S:10 S:11, S;12 S:13, S:14 S:15L S:15H Funcin (se aplica a todos los procesadores) Indicadores aritmticos Estado/control del modo del procesador Bits STI/comunicaciones DH485 Tiempo de exploracin actual/ltima Tiempo del controlador de secuencias (watchdog) Reloj de funcionamiento libre Bits de errores menores Cdigo de error mayor Cdigo de suspensin/archivo de suspensin Nodos activos Habilitacin de ranura de E/S Registro matemtico Direccin de nodo Velocidad en baudios Pgina 14 15 112 118 119 119 120 129 131 131 132 133 134 135

Palabra S:16, S:17 S:18, S:19 S:20, S:21 S:22 S:23 S:24 S:25, S:26 S:27, S:28 S:29 S:30 S:31 S:32

Funcin (se aplica a los procesadores 5/02 y 5/03) Prueba paso simple Inicio paso activado Rengln/archivo Prueba paso simple Punto de interrupcin Rengln/archivo Prueba Fallo/desconexin Rengln/archivo Tiempo de exploracin mximo observado Tiempo de exploracin promedio Registro de ndice Interrupcin de E/S pendiente Interrupcin de E/S habilitada Nmero de archivo de rutina de fallo del usuario Punto de consigna de interrupcin cronometrada seleccionable Nmero de archivo de interrupcin cronometrada seleccionable Ejecucin de interrupcin de E/S

Pgina 136 136 137 138 138 139 140 140 141 142 142 142

12


Palabra S:33 S:34 S:35 S:36 S:37 S:38 S:39 S:40 S:41 S:42 S:43 a S:45 S:46 S:47 S:48 S:49 S:50 S:51 S:52 S:53 y S:54 S:55 S:56 S:57 S:58 S:59 S:60 S:61 S:62 S:63 S:64 S:65 S:66 S:67 a S:83

Funcin (se aplica slo a los procesadores 5/03) Estado del procesador extendido y palabra de control Reservado Ultimo tiempo de exploracin de 1 ms Bits de error menor extendido Reloj/calendario: ao Reloj/calendario: mes Reloj/calendario: da Reloj/calendario: hora Reloj/calendario: minuto Reloj/calendario: segundo Reservado Interrupcin de entrada discreta Nmero de archivo Interrupcin de entrada discreta Nmero de ranura Interrupcin de entrada discreta Mscara de bit Interrupcin de entrada discreta Valor de comparacin Interrupcin de entrada discreta Valor predefinido Interrupcin de entrada discreta Mscara de retorno Interrupcin de entrada discreta Acumulador Reservado Ultimo tiempo de exploracin DII Mximo tiempo de exploracin DII observado Nmero de catlogo de sistema operativo Serie de sistema operativo FRN de sistema operativo Nmero de catlogo del procesador Serie del procesador Revisin del procesador Tipo de programa del usuario Indice de funcionalidad de programa del usuario Tamao de RAM del usuario Tamao de EEPROM Flash Nodos activos de canal 0

Pgina 143 149 150 150 150 150 151 152 152 152 152 152 153 153 154 154 154 154 154 154 155 155 155 155 155 155 155 155 155 155 155 155

Convenciones usadas en las representaciones visualesLas siguientes tablas describen las funciones del archivo de estado, empezando en la direccin S:0 y terminando en la direccin S:83. Una bala () indica que la funcin se aplica al procesador especificado.

13


Direccin S:0

Descripcin Indicadores aritmticos Lectura/escritura. Los indicadores aritmticos son evaluados por el procesador despus de la ejecucin de cualquier instruccin matemtica, lgica o de transferencia. El estado de estos bits permanece en efecto hasta que sea ejecutada la siguiente instruccin matemtica, lgica o de transferencia en el programa. Bit de acarreo Este bit es establecido por el procesador si se genera un borrow o acarreo matemtico. De lo contrario el bit permanece reseteado. Este bit es evaluado como una funcin matemtica sin signo. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/0 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/0 es restaurado cuando contina la ejecucin.

5/01, compacto

5/02

5/03

S:0/0

S:0/1

Bit de desbordamiento de capacidad (overflow) Este bit es establecido por el procesador cuando el resultado de una operacin matemtica no cabe en su destino. De lo contrario el bit permanece reseteado. Cuando este bit es establecido se establece tambin el bit de interrupcin de desbordamiento S:5/0. Remtase a S:5/0. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/1 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/1 es restaurado cuando contina la ejecucin.

S:0/2

Bit cero Este bit es establecido por el procesador cuando el resultado de una instruccin matemtica, lgica o de transferencia es cero. De lo contrario el bit permanece reseteado. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/2 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/2 es restaurado cuando contina la ejecucin.

S:0/3

Bit de signo Este bit es establecido por el procesador cuando el resultado de una instruccin matemtica, lgica o de transferencia es negativo. De lo contrario el bit permanece reseteado. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/3 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/3 es restaurado cuando contina la ejecucin.

S:0/4 a S:0/15

Reservado

14


Direccin S:1/0 a S:1/4

Descripcin Modo/estado/control del procesador Slo lectura. Bits 0-4 funcionan de la siguiente forma: 0 0000 = (0) Transferencia hacia el ordenador en progreso 0 0001 = (1) Modo de programa remoto (el modo de fallo existe cuando se establece el bit S:1/13 junto con el modo 0 0001) 0 0011 = (3) Suspensin de funcionamiento en vaco remoto (operacin detenida por ejecucin de instruccin SUS) el modo de fallo existe cuando se establece el bit S:1/13 junto con el modo 0 0011 0 0110 = (6) Modo de marcha remota 0 0111 = (7) Modo continuo de prueba remota 0 1000 = (8) Modo de exploracin simple de prueba remota 0 1001 = (9) Modo de prueba remota (de paso simple) Nota: Todos los modos en los procesadores compactos, 5/01 y 5/02 son considerados remotos porque no tienen un interruptor de llave. 1 0000 = (16) Transferencia hacia el ordenador en progreso (interruptor de llave=PROGram) 1 0001 = (17) Modo de PROGramacin el modo de fallo existe cuando el bit S:1/13 es establecido junto con el modo 1 0001 1 1011 = (27) Suspensin de funcionamiento en vaco el modo de fallo existe cuando el bit S:1/13 es establecido junto con el modo 1 1011 (interruptor de llave=RUN) 1 1110 = (30) RUN (marcha) el modo de fallo existe cuando el bit S:1/13 es establecido junto con el modo 1 1110 Todos los otros valores para los bits 0-4 estn reservados.

5/01, compacto

5/02

5/03

S:1/5

Bit de forzados habilitados Slo lectura. Este bit es establecido por el procesador si usted tiene forzados habilitados en un programa de escalera. De lo contrario, el bit permanece reseteado. El indicador LED de forzado de E/S del procesador est encendido continuamente cuando los forzados estn habilitados. Bit de forzados instalados Slo lectura. Este bit es establecido por el procesador si usted ha instalado forzados en un programa de escalera. Los forzados pueden estar o no habilitados. De lo contrario, el bit permanece reseteado. El indicador LED de forzado de E/S del procesador est intermitente cuando los forzados son instalados, pero no habilitados. Bit de comunicaciones activas (canal 1 para 5/03) Slo lectura. Este bit es establecido por el procesador cuando por lo menos un nodo adicional est presente en la red DH-485. De lo contrario, el bit permanece reseteado. Cuando usted est activo, usted es un participante reconocido en una red de paso del testigo DH-485. Bit de anulacin de fallo en el encendido Lectura/escritura. Cuando est establecido, este bit hace que el procesador limpie el bit de detencin de error mayor S:1/13 y los bits de errores menores S:5/0 a S:5/7 al momento del encendido; si el procesador ha estado previamente en el modo de marcha remota (REM Run) y ha fallado. Luego el procesador intenta introducir el modo de marcha remota. Cuando este bit permanece reseteado (valor por defecto), el procesador permanece en un estado de fallo mayor al momento de la activacin. Para programar esta caracterstica, establezca este bit usando la funcin de control de datos.

S:1/6

S:1/7

S:1/8

15


Direccin S:1/9

Descripcin Bit de fallo de proteccin de arranque Lectura/escritura. Cuando este bit est establecido y la alimentacin se desconecta y vuelve a conectarse mientras el procesador est en el modo de marcha remota (REM Run), el procesador ejecuta su rutina de fallo antes de la ejecucin de la primera exploracin de su programa. Entonces usted tiene la opcin de resetear el bit de parada de error mayor S:1/13 para continuar la operacin en el modo de marcha remota. Si su rutina de fallo no restablece el bit S:1/13, lo que resulta es el modo de fallo. Para programar esta caracterstica, use la funcin de control de datos, luego programe su lgica de rutina de fallo segn lo que corresponda. Cuando ejecute la rutina de fallo de proteccin de arranque, S:6 (cdigo de fallo de error mayor) contendr el valor 0016H.

5/01, compacto

5/02

5/03

S:1/10

Bit de error de memoria para carga de mdulo de memoria Lectura/escritura. Usted puede usar este bit para transferir un programa de mdulo de memoria al procesador en caso que se detecte un error de la memoria del procesador al momento del encendido. Un error de memoria significa que el procesador no puede ejecutar el programa en la memoria RAM porque el programa ha sido alterado, de acuerdo a lo detectado por un error de suma de comprobacin o paridad. Este tipo de error es causado por condensador o batera consumida, ruido o un problema de alimentacin. Usted debe establecer S:1/10 en el archivo de estado del programa en el mdulo de memoria. Cuando se instala un mdulo de memoria que tiene el bit S:1/10 establecido, un error de la memoria del procesador detectado al momento del encendido causa que el programa del mdulo de memoria sea transferido al procesador y que se introduzca el modo de marcha remota. Cuando S:1/10 es reseteado en el mdulo de memoria, el procesador permanece en una condicin de fallo mayor si se detecta un error de memoria al momento del encendido, independientemente de que exista un mdulo de memoria. Cuando S:1/10 es establecido en el archivo de estado del programa del usuario en la memoria RAM, el mdulo de memoria debe estar instalado todo el tiempo para introducir los modos de marcha remota (REM Run) o prueba remota (REM Test). Para programar esta caracterstica, establezca este bit usando la funcin de control de datos. Luego almacene el programa en el mdulo de memoria.

16


Direccin S:1/11

Descripcin Bit de siempre carga mdulo de memoria No aplicable para procesadores 5/01 y compactos serie A. Lectura/escritura. Cuando este bit est establecido, usted puede superponer la escritura del programa de un procesador con un programa de mdulo de memoria, desconectando y volviendo a conectar la alimentacin del procesador. No se requiere un dispositivo de programacin. El modo del procesador despus de la activacin es como sigue para un procesador 5/02 y 5/03: Modo antes de la desactivacin Prueba remota/Program. Marcha remota Fallo despus prueba rem/Prog. Fallo despus de marcha rem. Funcionamiento en vaco remoto Descarga remota Modo antes de la desactivacin Marcha Program. Funcionamiento en vaco Fallo despus de marcha Fallo despus de program. Modo despus de la activacin Program. rem. Marcha rem. Program. rem. Marcha rem. Program. rem. Program. rem. Modo despus de activac. (misma posicin de interruptor de llave) RUN (marcha) PROGram. RUN (marcha) RUN (marcha) PROGram.

5/01, compacto

5/02

5/03

Nota: Todos los modos en los procesadores compactos, 5/01 y 5/02 son considerados remotos porque no tienen un interruptor de llave. El mdulo de memoria que usted instala en el procesador debe tener establecido el bit de archivo de estado S:1/11. La carga ocurre si la contrasea maestra y/o la contrasea en el procesador y mdulo de memoria son equivalentes. La carga tambin puede ocurrir si el procesador no tiene contrasea ni contrasea maestra. Cuando S:1/11 tambin est establecido en el archivo de estado del programa del usuario en RAM, el mdulo de memoria debe estar instalado todo el tiempo para introducir los modos de marcha remota o prueba remota. ATENCION: El proceso de sobreescritura, incluyendo tablas de datos, es repetido cada vez que usted desconecta y vuelve a conectar la alimentacin.

!

Para programar esta caracterstica, establezca este bit usando la funcin de control de datos. Luego almacene el programa en el mdulo de memoria, Es posible que usted elija no superponer la escritura de archivos de datos basndose en archivos individuales. Vea el captulo 10 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.

17


Direccin S:1/12

Descripcin Bit de carga de mdulo de memoria y marcha No aplicable a los procesadores 5/01 y compactos serie A. Lectura/escritura. Con este bit usted puede superponer la escritura de un programa del procesador con un programa de mdulo de memoria, desconectando y volviendo a conectar la alimentacin del procesador. No se requiere un dispositivo de programacin. El procesador tratar de introducir el modo de marcha remota (REM Run), independientemente del modo que estaba en efecto antes de desconectar y volver a conectar la alimentacin: Modo antes de la desactivacin Prueba rem./prog. rem. Marcha rem./fallo rem. Inactiv. rem./transf. rem. Modo antes de la desactivacin Modo despus de la activacin Marcha rem. Marcha rem. Marcha rem.

5/01, compacto

5/02

5/03

Modo despus de la activacin (misma posicin de interruptor de llave Marcha MARCHA Funcionamiento en vaco Marcha Program./transferencia PROGram. Fallo despus de marcha MARCHA Fallo despus de prog. PROGram. Nota: Todos los modos en los procesadores compactos, 5/01 y 5/02 son considerados remotos porque no tienen un interruptor de llave. El mdulo de memoria que usted instala en el procesador debe tener establecido el bit de archivo de estado S:1/12. La carga ocurre si la contrasea maestra y/o la contrasea en el procesador y mdulo de memoria son equivalentes. La carga tambin puede ocurrir si el procesador no tiene contrasea ni contrasea maestra. Cuando S:1/12 est establecido en el archivo de estado del programa del usuario en RAM, no requiere la presencia del mdulo de memoria para introducir el modo de marcha remota (REM Run) o prueba remota (REM Test). Nota de aplicacin: Establezca S:1/11 y S:1/12 para carga automtica y ejecucin de cada inicializacin de alimentacin, y requiere la presencia del mdulo de memoria para introducir los modos de marcha remota o prueba remota.

!

ATENCION: Si usted deja el mdulo de memoria instalado, el proceso de superposicin de la escritura, incluyendo tablas de datos, es repetido cada vez que se desconecta y se vuelve a conectar la alimentacin. El modo se cambia a marcha reemota (REM Run) cada vez que la alimentacin se desconecta y se vuelve a conectar.

Para programar esta caracterstica, establezca este bit usando la funcin de control de datos. Luego almacene el programa en el mdulo de memoria. Esta caracterstica es particularmente til cuando usted est localizando y corrigiendo fallos del hardware con mdulos de repuesto. Use esta caracterstica para facilitar las actualizaciones de lgica de aplicacin en campo sin un dispositivo de programacin. Es posible que usted elija no superponer la escritura de archivos de datos basndose en archivos individuales. Vea el captulo 10 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.

18


Direccin S:1/13

Descripcin Bit de parada de error mayor Lectura/escritura. Este bit es establecido por el procesador cuando encuentra un error mayor. El procesador introduce una condicin de fallo. La palabra S:6, cdigo de fallo contendr un cdigo que puede usarse para diagnosticar la condicin de fallo. Cada vez que se establece el bit S:1/13, el procesador: coloca todas las salidas en un estado seguro y activa el indicador LED de fallo, o introduce la rutina de fallo del usuario con salidas activas, permitiendo que la lgica de escalera de la rutina de fallo trate de recuperarse de una condicin de fallo. Si su rutina de fallo determina que se requiere recuperacin, resetee S:1/13 usando la lgica de escalera antes de salir de la rutina de fallo. Si la lgica de escalera de la rutina de fallo no entiende el cdigo de fallo, o si la rutina determina que no es conveniente continuar la operacin, salga de la rutina de fallo con el bit S:1/13 establecido. Las salidas sern colocadas en un estado seguro y el indicador LED de fallo se activar. Cuando usted resetea el bit S:1/13 usando un dispositivo de programacin, el modo del procesador cambia de fallo a programacin remota o suspensin de funcionamiento en vaco remoto, dependiendo del modo previo del procesador. Usted puede transferir un valor a S:6, luego establecer S:1/13 en su programa de escalera para generar un error mayor especfico de la aplicacin. Nota importante: Una vez que existe un estado de fallo mayor, usted debe corregir la condicin que causa el fallo y tambin debe resetear este bit para que el procesador acepte un intento de cambio de modo (a programacin remota, marcha remota o prueba remota). Adems, resetee S:6 para evitar la confusin de tener un cdigo de error pero no condicin de fallo. Nota importante: No reutilice cdigos de error que estn definidos en la lista de cdigos de error SLC en el captulo 15 como cdigos de error especficos de aplicaciones. En lugar de esto, cree sus cdigos especiales. Esto evita que usted confunda errores de aplicacin con errores del sistema. Recomendamos usar cdigos de error FFOO a FFOF para indicar errores mayores especficos de la aplicacin. Cuando usted resetea el bit S:1/13 usando un dispositivo de programacin, el modo del procesador cambia de fallo a programacin, marcha o suspensin de funcionamiento en vaco, dependiendo del modo previo del procesador. Usted puede transferir un valor a S:6, luego establecer S:1/13 en su programa de escalera para generar un error mayor especfico de la aplicacin.

5/01, compacto

5/02

5/03

!

ATENCION: Si usted resetea este bit con el interruptor de llave en la posicin de marcha (RUN), el procesador inmediatamente introduce el modo de marcha.

Usted puede limpiar los fallos S:1/13 y S:6 cambiando el interruptor de llave a PROGram. y luego a RUN (marcha).

19


Direccin S:1/14

Descripcin Bit de acceso negado Lectura/escritura. Usted puede permitir o negar acceso futuro a un archivo del procesador. Establezca este bit para negar acceso. Esto indica que un dispositivo de programacin debe tener una copia equivalente del archivo del procesador en su memoria para controlar el programa de escalera. Un dispositivo de programacin que no tiene una copia equivalente del archivo del procesador no tiene acceso. Para programar esta caracterstica, seleccione Future Access Disallow (acceso futuro no permitido) cuando salve su programa. Para proporcionar proteccin contra alteracin inadvertida de control de datos de su seleccin, programe una instruccin OTL incondicional en la direccin S:1/14, para negar futuro acceso. Programe una instruccin OTU en la direccin S:1/14 para permitir futuro acceso. Cuando este bit es reseteado, indica que cualquier dispositivo de programacin compatible puede obtener acceso al programa de escalera (siempre que se cumplan las condiciones de la palabra clave). Cuando se niega el acceso, es posible que el dispositivo de programacin (APS o HHT) no pueda mostrar el diagrama de escalera o permitir acceso a la funcin de control de datos, a menos que el dispositivo contenga una copia equivalente del archivo del procesador. Las funciones tales como cambio de modo, limpieza de memoria, restauracin de programa y mdulo de transferencia de memoria son permitidas independientemente de esta seleccin. Un dispositivo tal como el DTAM no es afectado por esta funcin.

5/01, compacto

5/02

5/03

S:1/15

Bit de primera pasada Lectura/escritura. Use este bit para inicializar su programa segn lo requiera la aplicacin. Cuando este bit es establecido por el procesador, indica que la primera exploracin del programa del usuario est en progreso (despus de la activacin en el modo de marcha (RUN) o introduccin al modo de marcha remota (REM Run) o prueba remota (REM Test). El procesador resetea este bit despus de la primera exploracin. Cuando este bit est reseteado, indica que el programa no est en la primera exploracin de un modo de prueba remota o marcha remota. Este bit es establecido durante la ejecucin de la rutina de fallo de proteccin de arranque. Para obtener ms informacin remtase al S:1/9.

S:2/0

Bit de STI (interrupcin cronometrada seleccionable) pendiente Slo lectura. Cuando est establecido, este bit indica que el temporizador STI se ha sobrepasado del tiempo permitido y la rutina STI est esperando para ser ejecutada. Este bit se resetea al inicio de la rutina STI, activacin, salida del modo de marcha remota o ejecucin de una instruccin STS verdadera. El bit pendiente de STI no ser establecido si el temporizador STI expira mientras se ejecuta la rutina de fallo. Este bit es establecido si el temporizador STI expira mientras se ejecuta la subrutina DII o la rutina de fallo.

110


Direccin S:2/1

Descripcin Bit de STI (interrupcin cronometrada seleccionable) habilitada Slo lectura. Este bit se establece en su condicin por defecto, o cuando es establecido por la instruccin STE o STS. Si est establecido, permite la ejecucin de la STI, si el archivo de STI (palabra 31) y la velocidad de STI (palabra 30) no son cero. Si se resetea, cuando ocurre una interrupcin, la subrutina STI no se ejecuta y el bit de STI pendiente se establece. El temporizador STI contina ejecutando cuando est desactivado. La instruccin STD resetea este bit. Lectura/escritura. Para programar esta caracterstica. use la funcin de control de datos para establecer, resetear o direccionar este bit con su programa de lgica de escalera. Este bit se establece en su condicin por defecto, o cuando es establecido por la instruccin STE o STS. Si est establecido, permite la ejecucin de la STI si el archivo de STI (palabra 31) y la velocidad de STI (palabra 30) no son cero. Si se resetea, la subrutina STI no se ejecuta y se establece el bit de STI pendiente. El temporizador STI contina ejecutando. La instruccin STD resetea este bit.

5/01, compacto

5/02

5/03

S:2/2

Bit de ejecucin de STI (interrupcin cronometrada seleccionable) Slo lectura. Cuando este bit est establecido, indica que el temporizador STI se ha sobrepasado del tiempo permitido y la subrutina STI est siendo ejecutada actualmente. Este bit es resetado al trmino de la rutina STI, activacin, o introduccin del modo de marcha remota. Ejemplo de aplicacin: Usted puede examinar este bit en su rutina de fallo para determinar si su STI estaba siendo ejecutada cuando ocurri el fallo. Bit de rango de archivo de direccionamiento de ndice Slo lectura. Cuando est reseteado, el registro de ndice slo puede indexar dentro del mismo archivo de datos de la direccin de base especificada. Cuando est establecido, el registro de ndice puede indexar desde el archivo de datos B3:0 al final del ltimo archivo de datos declarado. Este bit se selecciona al momento que usted salva su programa. El procesador 5/03 le permite indexar desde 0:0 al ltimo archivo de datos.

S:2/3

S:2/4

Bit de almacenamiento con prueba de paso nico habilitado Slo lectura. Cuando est reseteado, la funcin del modo de prueba de paso nico no est disponible. Reseteado tambin indica que los registros de bsqueda y correccin de errores S:16 a S:21 son inoperativos. Cuando est establecido, el programa puede operar en el modo de prueba de paso nico. Vea las descripciones de S:16 a S:21. Cuando est establecido, su programa requiere 0.375 palabras de instruccin (3 bytes) por rengln de memoria adicional. Este bit es seleccionado cuando usted salva su programa. Nota: Este bit no es aplicable al 5/03 puesto que su funcionalidad siempre est disponible y no requiere seleccin de tiempo de compilacin especial.

S:2/5

Bit de comando de entrada DH-485 pendiente (canal 1 para 5/03) Slo lectura. Este bit se establece cuando el procesador determina que otro nodo en la red DH-485 ha solicitado informacin o suministrado un comando. Este bit puede establecerse en cualquier momento. Este bit es reseteado cuando el procesador cumple con la peticin (o comando) Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador. Bit de respuesta de mensaje DH-485 pendiente (canal 1 para 5/03) Slo lectura. Este bit se establece cuando otro nodo en la red DH-485 ha suministrado la informacin que usted solicit en la instruccin MSG de su procesador. Este bit se resetea cuando el procesador almacena la informacin y actualiza su instruccin MSG. Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador.

S:2/6

111


Direccin S:2/7

Descripcin Bit de comando de mensaje de salida DH-485 pendiente (canal 1 para 5/03) Slo lectura. Este bit se establece cuando uno o ms mensajes en su programa estn habilitados y esperando, pero no se est transmitiendo ningn mensaje en ese momento. Tan pronto como empieza la transmisin de un mensaje, el bit es reseteado. Despus de la transmisin, el bit se establece otra vez si hay ms mensajes esperando. Permanece reseteado si no hay ms mensajes esperando. Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador.

5/01, compacto

5/02

5/03

S:2/8

Modo de direccionamiento CIF (archivo de interfaz comn) Se aplica a los procesadores 5/02 y 5/03 de la serie C y posteriores. Lectura/escritura. Este bit controla el modo usado por el procesador 5/02 y 5/03 para direccionar elementos en el archivo CIF (archivo de datos 9) cuando se procesa una peticin de comunicacin. Modo de direccin de palabra en efecto cuando el bit est reseteado (0): Este es el posicionamiento por defecto, compatible con otros dispositivos SLC 500 en la red DH-485. Modo de direccin de byte en efecto cuando el bit est establecido (1): Este modo se usa cuando un procesador 5/02 5/03 est recibiendo un mensaje desde un dispositivo en la red, posiblemente a travs de un puente o gateway. Este posicionamiento es compatible con la comunicacin inter-procesador PLC Allen-Bradley.

S:2/9

Comparacin de programa de mdulo de memoria Slo lectura. Cuando este bit es establecido dentro de un programa vlido contenido en un mdulo de memoria, no se permite ninguna modificacin a los archivos del programa del usuario NVRAM. Esto incluye edicin en lnea, transferencias del programa y comandos de limpieza de memoria. Use esta caracterstica para evitar que un dispositivo de programacin altere el programa NVRAM desde el programa contenido en el mdulo de memoria. Si se instala un mdulo de memoria con este bit establecido, y un programa de usuario NVRAM diferente est contenido en NVRAM, el procesador no introducir el modo de marcha (Run). Usted debe transferir el programa del mdulo de memoria a NVRAM para introducir el modo de marcha. Bit de seleccin de resolucin STI (1 ms 10 ms) Lectura/escritura. Este bit es reseteado por defecto. Cuando est reseteado, este bit usa una base de tiempo de 10 ms para el valor del punto de consigna STI (S:30). Por ejemplo, el valor 4 usa un punto de consigna STI de 40 ms. Cuando est establecido, este bit usa una base de tiempo de 1 ms para el punto de consigna STI (S:30). Por ejemplo, el valor 4 usa un punto de consigna STI de 4 ms. Para programar esta caracterstica, use la funcin de control de datos para resetear o direccionar este bit con su programa de escalera. Bit de interrupcin de entrada discreta pendiente Slo lectura. Cuando est establecido, este bit indica que el acumulador DII (S:52) iguala el valor predefinido DII (S:50) y el nmero de archivo de escalera especificado por el nmero de archivo DII (S:46) est esperando para ser ejecutado. Se resetea cuando el nmero de archivo DII (S:46) empieza a ejecutar, o a la salida del modo de marcha remota o prueba remota.

S:2/10

S:2/11

112


Direccin S:2/12

Descripcin Bit de interrupcin de entrada discreta habilitada Lectura/escritura. Para programar esta caracterstica, use la funcin de control de datos para establecer, resetear, o direccionar este bit con su programa de escalera. Este bit se establece en su condicin por defecto. Si est establecido, permite la ejecucin de la subrutina DII si el archivo DII (S:46) no es cero. Si est reseteado, cuando ocurre la interrupcin, la subrutina DII no se ejecuta y se establece el bit de DII pendiente. La funcin DII contina la ejecucin cada vez que el archivo DII (S:46) no es cero. Si se establece el bit pendiente, el bit de habilitacin es examinado en el siguiente fin de exploracin. Bit de ejecucin de interrupcin de entrada discreta Slo lectura. Cuando est establecido, este bit indica que la interrupcin DII ha ocurrido y la subrutina DII est siendo ejecutada actualmente. Este bit es reseteado al trmino de la rutina DII, activacin o introduccin del modo de marcha remota. Ejemplo de aplicacin: Usted puede examinar este bit en su rutina de fallo para determinar si su DII se estaba ejecutando cuando ocurri el fallo. Bit de seleccin de desbordamiento matemtico Se aplica a los procesadores 5/02 y 5/03 serie C y posteriores. Establezca este bit cuando vaya a usar resta y adicin de 32 bits. Cuando S:2/14 est establecido, y el resultado de una instruccin ADD, SUB, MUL, o DIV no puede ser representado en la direccin de destino (desbordamiento inferior o superior), se establece el bit de desbordamiento S:0/1, se establece el bit de interrupcin de desbordamiento S:5/0, y la direccin de destino contiene los 16 bits truncados menos significativos del resultado. Se restablece la condicin por defecto de S:2/14 (0). Esto proporciona la misma operacin que la del procesador 5/02 serie B. Cuando se restablece S:2/14, y el resultado de una instruccin ADD, SUB, MUL, o DIV no puede ser representado en la direccin de destino (desbordamiento inferior o superior), se establece el bit de desbordamiento S:0/1, se establece el bit de interrupcin de desbordamiento S:5/0, y la direccin de destino contiene 32767 si el resultado es positivo o 32768 si el resultado es negativo. Note que el estado del bit S:2/14 no tiene efecto en la instruccin DDV. Adems, no tiene efecto en el contenido de registro matemtico cuando se usan instrucciones MUL y DIV. Para programar esta caracterstica, use la funcin de control de datos para establecer o resetear este bit. Para proporcionar proteccin contra alteracin inadvertida del control de datos de su seleccin, programe una instruccin OTL incondicional en la direccin S:2/14 para asegurar la nueva operacin de desbordamiento matemtico. Programe una instruccin OTU incondicional en la direccin S:2/14 para asegurar la operacin de desbordamiento matemtico original. Vea el captulo 8 de este manual para obtener un ejemplo de aplicacin de matemtica con signo de 32 bits.

5/01, compacto

5/02

5/03

S:2/13

S:2/14

!

ATENCION: El procesador 5/03 slo activa el estado de este bit al final de la exploracin para las siguientes instrucciones: ADD, SUB y NEG.

113


Direccin S:2/15

Descripcin Bit de seleccin de servicio de comunicaciones DH-485 (canal 1 para 5/03) Lectura/escritura. Cuando est establecido, slo una peticin/comando de comunicacin puede tener servicio por END, TND, REF, o SVC. Cuando est reseteado, todos los comandos de peticiones de comunicacin de entrada o salida con disponibilidad de servicio pueden tener servicio por END, TND, REF, o SVC. Cuando est reseteado, su rendimiento efectivo aumentar. Sin embargo, su tiempo de exploracin aumentar si se reciben varias peticiones/comandos de comunicacin en la misma exploracin. Una peticin/comando de comunicacin consta ya sea de un comando de entrada DH-485, una respuesta de mensaje DH-485 o un comando de mensaje de salida DH-485. Vea S:2/5, S:2/6, y S:2/7 y S:33/7 (5/03 solamente). Para programar esta caracterstica, use la funcin de control de datos para establecer o resetear este bit. Para proporcionar proteccin contra alteracin inadvertida del control de datos de su seleccin, programe una instruccin OTL incondicional en la direccin S:2/15 para asegurar una operacin de peticin/comando, o programe una instruccin OTU incondicional en la direccin S:2/15 para asegurar una operacin de peticin comandos mltiples. Alternativamente, su programa puede cambiar el estado de este bit usando lgica de escalera si su aplicacin requiere la seleccin dinmica de esta funcin. Ejemplo de aplicacin: Suponga que usted tiene un sistema que consta de un procesador 5/02 5/03, un programador APS y un DTAM. El tiempo de exploracin de programa para su programa del usuario es extremadamente largo. Debido a esto, el dispositivo de programacin o DTAM toma un tiempo inusualmente largo para actualizar su pantalla. Usted puede mejorar este tiempo de actualizacin reseteando S:2/15. En un caso como este, el tiempo adicional usado por el procesador para dar servicio a todas las comunicaciones al final de la exploracin es insignificante comparado al tiempo que toma completar una exploracin. Usted podra aumentar el rendimiento efectivo de la comunicacin an ms usando una instruccin SVC. Vea el captulo 5 de este manual para obtener ms informacin.

5/01, compacto

5/02

5/03

114


Direccin S:3L

Descripcin Tiempo de exploracin actual/ltimo de 10 ms Lectura/escritura. El valor de este byte le indica cunto tiempo transcurre en un ciclo de programa. Un ciclo de programa incluye: exploracin del programa de escalera, preparacin previa, exploracin de E/S y servicio del puerto de comunicacin. El valor del byte es puesto en cero por el procesador en cada exploracin, inmediatamente antes de la ejecucin del rengln 0 del archivo de programa 2 (archivo de programa principal) o al retorno de la instruccin REF. De all en adelante, el byte es incrementado cada 10 ms, e indica, en incrementos de 10 ms, la cantidad de tiempo transcurrido en cada ciclo del programa. Si este valor alguna vez es igual al valor en S:3H controlador de secuencia, se declarar un error mayor del controlador de secuencia del usuario (cdigo 0022). La resolucin del valor del tiempo de exploracin es +0 a 10 ms. Ejemplo: El valor 9 indica que 80-90 ms han transcurrido desde el inicio

AB Software de Programacion Avanzada

Documents

Transcript of AB Software de Programacion Avanzada