Centro Nacional de Investigación y Desarrollo Tecnológico\Dedico este trabajo de tesis a: "Dios,...

$: Centro Nacional de Investigación y Desarrollo Tecnológico\Dedico este trabajo de tesis a: "Dios, por darme la oportunidad de vivir y por estar conmigo en cada paso que doy, por fortalecer$
Cuernavaca, Morelos, México. Junio de 2017.

cnológico

Centro Nacional de Investigación

y Desarrollo Tecnológico

Subdirección Académica

Departamento de Ingeniería Electrónica

TESIS DE MAESTRÍA EN CIENCIAS

“Control Tolerante a Fallas de un Inversor Multinivel

con Acoplamiento en Alta Frecuencia”

presentada por

Ing. Erik Francisco Torrecilla Copto

como requisito

para obtener el grado de

Maestro

en Ciencias en Ingeniería Electrónica

Director de tesis

Dr. Carlos Daniel García Beltrán

Dedicatoria

“Dedico este trabajo de tesis a: ”

Dios, por darme la oportunidad de vivir y por estarconmigo en cada paso que doy, por fortalecer mi

corazon e iluminar mi mente y por haber puesto en micamino a aquellas personas que han sido mi soporte y

companıa durante todo el periodo de estudio.

Mi madre Mabel, por darme la vida, quererme mucho,creer en mi y porque siempre me apoyaste.

Mama gracias por darme una carrera para mi futuro,todo esto te lo debo a ti.

Mis padres Pablo (†) y Bertha (†),pues con su ejemplo,dedicacion y sacrificio me inspiraron a crecer como

persona y profesionalmente.

Mi hija Naomi, eres mi orgullo y gran motivacion,a tu lado obtengo las fuerzas para vencer todas las

adversidades que se presentan, y me impulsas a cada dıasuperarme en la tarea de ofrecerte siempre lo mejor.

No es facil, eso lo se, pero tal vez si no te tuviera, nohabrıa logrado desarrollar con exito, mi proyecto de grado.

Mi esposa Ix-Ikoki, tu ayuda ha sido fundamental, hasestado conmigo incluso en los momentos mas turbulentos.

Este proyecto no fue facil, pero estuviste motivandome yayudandome hasta donde tus alcances lo permitıan.

Te lo agradezco muchısimo, amor.

A mis familiares y amigos que estuvieron conmigo desdeque inicie esta aventura, “tıo Federico, hermanos Dania

y Daniel, suegros Ruth y Gustavo, y mis cunados Xochilty Yafte” gracias por estar siempre al pendiente.

I

Agradecimientos

A mi asesor el Dr. Carlos Daniel Garcıa Beltran, por sus consejos, observaciones ypor ser un guıa muy valioso durante mi formacion. Gracias por su apoyo y confianza.

A los miembros del comite revisor, Dr. Manuel Adam Medina y Dr. Vıctor ManuelAlvarado Martınez, por su disponibilidad, por sus acertadas observaciones y por sus co-rrecciones que contribuyeron a enriquecer este trabajo.

A mis profesores, Dr. Alejandro Rofriguez Palacios, Dr. Juan Reyes Reyes, Dr. ManuelAdam Medina, Dr. Jose Francisco Gomez Aguilar, Dr. Ricardo Fabricio Escobar Jimenezy Dr. Carlos Manuel Aztorga Zaragoza por todos sus conocimientos brindados y por serun ejemplo a seguir.

Al Ing. Rafael Galan Mojica por su valiosa gestion, para obtener el permiso necesa-rio para poder realizar estos estudios de posgrado y a si mismo al Dr. Ricardo AntonioMondragon Ramos director del Instituto Tecnologico Superior de Cosamaloapan por lasfacilidades otorgadas para poder realizar esta maestrıa.

Al Consejo Nacional de Ciencia y Tecnologia (CONACyT) por el apoyo economicobrindado para poder realizar mis estudios de maestrıa.

Finalmente, agradezco al Centro Nacional de Investigacion y Desarrollo (CENIDET)por ser mi casa durante todo este tiempo, el buen servicio otorgado y brindarme los recursosnecesarios durante mi estancia en esta grandiosa institucion para el desarrollo de estetrabajo de tesis.

III

Resumen

Este trabajo se enfoca en el desarrollo de un sistema de control, para un inversor mul-

tinivel en cascada de 5 niveles, que permita reconfigurar la operacion del inversor ante la

presencia de falla en alguno de sus IGBTs. El tipo de control utilizado es un FCS-MPC

(Finit Control Set Model Predictive Control), el cual es utilizado para controlar la co-

rriente de salida del inversor, la falla simulada es una falla de tipo circuito abierto de los

IGBTs, la cual se emula mediante la desconexion de las senales de compuerta.

Se presentan dos propuestas de reconfiguracion en el inversor la primera basada en

un cambio de la celda danada por la celda en buen estado para mantener la operacion

del inversor en modo degradado, ya que al cancelarse una celda se pierden 2 niveles y la

segunda propuesta esta basada en la operacion del inversor con un bus de DC (Direct

Current) pulsante el cual nos permite conmutar los IGBTs a nuestra voluntad para poder

cancelar los dispositivos danados y seguir manteniendo los niveles del inversor.

V

Abstract

This work focuses on the development of a control system for a 5-level cascade mul-

tilevel inverter to reconfigure the inverter’s operation in the presence of a fault in one of

its IGBTs. The type of control used is an FCS-MPC (Finite Control Set Model Predictive

Control), which is used to control the output current of the inverter, the simulated fault

is an open-circuit type fault of the IGBT, Which is emulated by the disconnection of the

gate signals.

There are two proposals for reconfiguration in the inverter, the first one based on a

change in the cell damaged by the cell in good condition to keep the operation of the

inverter in degraded mode, since when canceling a cell are lost 2 levels and the second

proposal is based on the operation of the inverter with a pulsating DC bus (Direct Current)

which allows us to switch the IGBTs to our will in order to cancel the damaged devices

and continue to maintain the inverter levels.

VII

Indice general

Lista de figuras XIII

1. Introduccion 1

1.1. Antecedentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1.2. Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

1.2.1. Objetivo general . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

1.2.2. Objetivos especıficos . . . . . . . . . . . . . . . . . . . . . . . . . . 2

1.3. Hipotesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

1.4. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

1.5. Organizacion de la tesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2. Control Tolerante a Fallas 10

2.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.2. Conceptos Basicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.3. Fallas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.3.1. Comportamiento del sistema bajo falla . . . . . . . . . . . . . . . . 15

2.4. Diagnostico de Fallas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

2.5. Mecanismos tolerantes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

3. Control Predictivo Basado en Modelo (MPC) 28

3.1. Metodos de control predictivo en inversores . . . . . . . . . . . . . . . . . . 28

3.1.1. Principios basicos del MPC . . . . . . . . . . . . . . . . . . . . . . 30

IX

X INDICE GENERAL

3.2. MPC con conjunto finito de control (FCS-MPC) . . . . . . . . . . . . . . . 32

3.3. Control de corriente con FCS-MPC . . . . . . . . . . . . . . . . . . . . . . 36

3.4. Funcion costo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.5. Compensacion de retardos . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

3.5.1. Metodo de compensacion de retardos . . . . . . . . . . . . . . . . . 38

4. Control Tolerante a Fallas para inversores multinivel 40

4.1. Inversor Multinivel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

4.2. Modelo del Inversor Multinivel . . . . . . . . . . . . . . . . . . . . . . . . . 43

4.3. Ejecucion del algoritmo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

4.4. Parametros de configuracion de las Simulaciones . . . . . . . . . . . . . . . 46

4.5. Reduccion de conmutacion de los interruptores FCS-MPC . . . . . . . . . 49

4.6. Discretizacion Euler Punto Medio del FCS-MPC . . . . . . . . . . . . . . . 51

4.7. Simulacion del Inversor FCS-MPC Conectado a Red . . . . . . . . . . . . . 52

4.8. Inversor Multinivel con Acoplamiento del bus de Dc a traves de Transfor-

mador de Alta Frecuencia y Rectificacion. . . . . . . . . . . . . . . . . . . 55

4.9. Inversor 5 niveles puente h en cascada con bus de dc pulsante. . . . . . . . 58

4.10. Reconfiguracion del inversor . . . . . . . . . . . . . . . . . . . . . . . . . . 60

4.11. Esquema basado en eliminacion de celda . . . . . . . . . . . . . . . . . . . 60

4.12. Esquema basado en bus de dc pulsante . . . . . . . . . . . . . . . . . . . . 63

5. Conclusiones y trabajos futuros 69

5.1. Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

5.2. Trabajos futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Anexos 71

A. Anexo I: Tecnicas de deteccion de fallas revisadas 72

A.0.1. Tecnica de deteccion 1 . . . . . . . . . . . . . . . . . . . . . . . . . 72


INDICE GENERAL XI


Bibliografıa 80

XII INDICE GENERAL

Indice de figuras

1.1. Clasificacion de esquemas de control para inversores multinivel (Judewicz,

2016) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2.1. Fallas mas comunes segun el impacto en la planta (a) Fallas multiplicativas,

(b) Fallas aditivas. (Blanco, 2009) . . . . . . . . . . . . . . . . . . . . . . . 15

2.2. Ilustracion grafica del comportamiento del sistema. (Blanco, 2009) . . . . . 16

2.3. Sistema sujeto a fallas. (Blanco, 2009) . . . . . . . . . . . . . . . . . . . . 18

2.4. Diagrama general del diagnostico de fallas. (Blanco, 2009) . . . . . . . . . 19

2.5. Generacion de residuos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2.6. Forma de implementar la redundancia material. . . . . . . . . . . . . . . . 21

2.7. Forma de implementar la redundancia analıtica. . . . . . . . . . . . . . . . 22

2.8. Clasificacion de los diferentes metodos de generacion de residuos. . . . . . . 22

2.9. Clasificacion de los mecanismos para control tolerante a fallas. (Blanco, 2009) 25

3.1. Metodos de control predictivo (Judewicz, 2016) . . . . . . . . . . . . . . . 29

3.2. Estrategia Basica MPC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3.3. Esquema MPC general para inversores . . . . . . . . . . . . . . . . . . . . 36

3.4. (a) Distorsion por retardo de calculo, (b) Eliminacion de la distorsion me-

diante el calculo del control al comienzo del intervalo. . . . . . . . . . . . . 39

4.1. Clasificacion de las topologıas de los inversores. . . . . . . . . . . . . . . . 41

4.2. Inversor Multinivel en cascada (a) 3 Niv., (b) 5 Niv., (c) 7 Niv., . . . . . . 42

XIII

XIV INDICE DE FIGURAS

4.3. Niveles de voltaje para los inversores de 3, 5 y 7 Niveles . . . . . . . . . . . 42

4.4. Diagrama a Bloques Inversor Multinivel de 5 niveles . . . . . . . . . . . . . 43

4.5. Diagrama de flujo del FCS-MPC para el inversor multinivel . . . . . . . . . 45

4.6. Esquema del FCS-MPC utilizado en Simulink . . . . . . . . . . . . . . . . 48

4.7. Simulacion Esquema del FCS-MPC utilizado en Simulink . . . . . . . . . . 48

4.8. Resultados Simulacion FCS-MPC Inversor CHB5 Matlab con Reduccion de

Conmutacion de Interruptores . . . . . . . . . . . . . . . . . . . . . . . . . 50

4.9. Senales de Conmutacion de los IGBTs de la celda 1 . . . . . . . . . . . . . 50

4.10. Senales de Conmutacion de los IGBTs de la celda 2 . . . . . . . . . . . . . 51

4.11. Resultados Simulacion FCS-MPC Inversor CHB5 Matlab Metodo Euler Punto 52

4.12. Diagrama a Bloques FCS-MPC Inversor 5 niveles en cascada conectado a

red . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

4.13. Graficas de Corrientes generadas por el FCS-MPC Inversor multinivel caso 1 54

4.14. Graficas de Corrientes generadas por el FCS-MPC Inversor multinivel caso 2 54

4.15. Esquema de inversor con transformador de alta frecuencia y rectificador . . 55

4.16. Graficas de (a) Voltajes inversor y (b) Voltajes del bus de CD de ambas

celdas del inversor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

4.17. Graficas de (a) Corrientes y (b) Corriente y Voltaje en fase del inversor. . . 57

4.18. Esquema Inversor 5 Niveles bus de DC Pulsante . . . . . . . . . . . . . . . 58

4.19. Grafica de Corrientes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

4.20. Graficas de Voltajes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

4.21. Grafica de Voltaje y Corriente en fase . . . . . . . . . . . . . . . . . . . . . 59

4.22. Esquema de reconfiguracion basado en aislamiento de celda . . . . . . . . . 61

4.23. Corrientes de referencia y predicha por el FCS-MPC . . . . . . . . . . . . . 62

4.24. Senales de conmutacion de los IGBTS de la celda 1 . . . . . . . . . . . . . 62

4.25. Senales de conmutacion de los IGBTS de la celda 2 . . . . . . . . . . . . . 63

4.26. Esquema Inversor 5 niveles bus de DC Pulsante con falla . . . . . . . . . . 64

4.27. Grafica de corrientes inversor con Falla San1 . . . . . . . . . . . . . . . . . 65

4.28. Grafica de Corriente y Voltaje en fase inversor con Falla San1 . . . . . . . 65

INDICE DE FIGURAS XV

4.29. Grafica de Voltajes en el inversor con Falla San1 . . . . . . . . . . . . . . . 66

4.30. Grafica de Voltajes del bus de CD de ambas celdas del inversor con Falla

San1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

4.31. Senales de conmutacion IGBTS celda 1 . . . . . . . . . . . . . . . . . . . 67

4.32. Senales de conmutacion IGBTS celda 2 . . . . . . . . . . . . . . . . . . . 67

A.1. Clasificacion de los mecanismos para control tolerante a fallas. . . . . . . . 73

A.2. Cto. generador de la senal de residuo . . . . . . . . . . . . . . . . . . . . . 74

A.3. Formas de onda de las senales para el caso con falla . . . . . . . . . . . . . 74

A.4. Senal de residuo para el caso con falla . . . . . . . . . . . . . . . . . . . . . 75

A.5. Cto. de deteccion de falla . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

A.6. Ctos. De prueba utilizados para dispositivo abierto Caso 1 y Caso 2. (Rodrıguez,

2014) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

A.7. Caso 1 Senales VGE y VGG+ parte superior y senal residuo parte inferior . 77

A.8. Caso 2 Senales VGE y VGG+ parte superior y senal residuo parte inferior . 78

A.9. DSEP de prueba y Circuito detector de falla . . . . . . . . . . . . . . . . . 79

A.10.Senal de residuo sin falla . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

A.11.Senal de residuo con falla de Dispositivo en t=5ms . . . . . . . . . . . . . 80

Capıtulo 1

Introduccion

1.1. Antecedentes

Los estudios de sistemas con tolerancia a fallas se encuentran en muchas aplicaciones

cientıficas e industriales, y el area de la electronica de potencia no es la excepcion; tal es

el caso de las tecnicas de tolerancia a fallas aplicadas al convertidor multinivel en cascada

(Cortes et al., 2012). Los convertidores multinivel se usan con potencias media y alta; una

de las aplicaciones principales se encuentra con los accionadores de mediano voltaje (MV),

que otorgan confiabilidad e incrementan la eficiencia de los procesos, aunque sin lograr

obtener una completa inmunidad a las fallas de alimentacion de la red electrica, fallas

en la fuente de CD (corriente directa), en los Dispositivos Semiconductores de Potencia

(DSEP) o las fallas que se presentan en la carga (Cordova Ake, 2012).

El avance tecnologico ha permitido desarrollar sistemas industriales muy complejos con

alto grado de automatizacion, esto ha mejorado la calidad de sus productos e incrementado

la eficiencia de sus procesos pero consecuentemente ha hecho a los sistemas mas vulnera-

bles a fallas. Por lo que actualmente existe una creciente necesidad e interes en desarrollar

sistemas tolerantes a fallas, los cuales contienen mecanismos tolerantes que hacen a los

equipos mas confiables, el problema es que en sistemas muy dinamicos el diagnostico de

fallas (deteccion, localizacion e identificacion) debe de ser ejecutado lo mas rapido posi-

ble para evitar la propagacion de esta, lo cual puede resultar en severos danos cuando se

1

2 Introduccion

utilizan sistemas crıticos en donde un paro inoportuno puede poner en riesgo no solo la

integridad humana sino tambien la integridad ambiental o economica (Blanco, 2009).

Ademas, la operacion actual de los procesos industriales requiere indispensablemente

de la aplicacion de las tecnicas de supervision y del diagnostico de fallas para mejorar la

confiabilidad, disponibilidad y seguridad en la operacion de los sistemas (Peuget et al.,

1998). El objetivo principal de las tecnicas de diagnostico de fallas es el de reconocer

comportamientos anormales de los elementos del sistema de forma temprana, ası como

sus respectivas causas que lo originan, a traves de las senales medidas en forma experi-

mental y mediante el empleo de modelos matematicos del sistema Isermann y Balle (1997).

Las tecnicas de diagnostico de fallas (F.D.I. por sus siglas en ingles de Fault Detection

and Isolation) permiten detectar y localizar fallas con el fin de evaluar sus efectos en el

sistema. La evaluacion de la falla permite decidir si se necesita un cambio del punto de

operacion, la reconfiguracion de una parte del sistema o el mantenimiento (Bolognani et

al., 2000). Las tecnicas FDI pueden ser aplicadas a un amplio rango de disciplinas entre

las que destacan, los sistemas mecanicos, hidraulicos, electricos y electronicos (Isermann,

2000).

1.2. Objetivos

1.2.1. Objetivo general

Disenar un sistema de control reconfigurable, que permita operar a un inversor multi-

nivel ante la presencia de fallas.

1.2.2. Objetivos especıficos

∗ Implementar un modelo de simulacion de un inversor multinivel que permita simular

diferentes tipos de falla, como fallas en los interruptores.

1.3 Hipotesis 3

∗ Desarrollar una estrategia de diagnostico de fallas para el inversor multinivel.

∗ Proponer un controlador basado en control predictivo para la conmutacion de los

interruptores del inversor multinivel, que considere los elementos en falla.

1.3. Hipotesis

Dadas las caracterısticas del problema a resolver, se propone la implementacion de un

controlador predictivo con un conjunto finito de senales de control FCS-MPC (Finit Con-

trol Set MPC), el cual, a traves de la informacion proveniente de una etapa de diagnostico,

permita reconfigurar las senales de accionamiento de los interruptores del inversor, de tal

manera que se satisfagan algunos de los requerimientos necesarios para la generacion de

senales sinusoidales.

1.4. Estado del arte

La revision del estado del arte nos muestra un panorama general de los avances en co-

nocimientos relacionados con la tesis en cuestion. Para este caso se abordaran dos topicos

de interes: en primera instancia los convertidores multinivel en cascada, por otro lado los

sistemas MPC y la reconfiguracion del sistema de control para el inversor multinivel.

En (Barrenetxea Pascual, 2014), se muestra el estudio teorico del funcionamiento del

inversor y de las distintas topologıas existentes. Ademas realiza las simulaciones necesarias

para comprobar el correcto funcionamiento del sistema. Por ultimo, construye la parte co-

rrespondiente a la modulacion PWM salida. Ademas en (Juarez Abad, 2012) y (Maldonado

Martınez, 2013), se explica el desarrollo del modelo matematico para un puente H (inver-

sor de 3 niveles), el cual servira de base para obtener el modelo de un inversor de n niveles.

En (Rodriguez et al., 2002), se describen las topologıas mas importantes de los inver-

sores multinivel: inversores con diodos de enclavamiento, capacitores flotantes y puente H

4 Introduccion

en cascada. Por otra parte presenta los tipos de control mas relevantes y el desarrollo de

metodos de modulacion para los inversores. Esta referencia es primordial para el estudio

de los convertidores puente H en cascada.

Por otro lado en el trabajo realizado en (Galarza Galarza, 2012), se explica el funciona-

miento basico de un inversor, ademas de hacer un analisis de las ventajas de los inversores

multinivel, frente a los convertidores de potencia convencionales. Ademas de concientizar-

nos del porque dentro de las topologıas de los inversores multinivel, la de puente H en

cascada es mejor respecto a las otras dos.

En los siguientes trabajos se muestran algunas investigaciones relacionadas con los Sis-

temas MPC y la reconfiguracion para inversores multinivel.

En el trabajo de tesis realizado en (Aguayo Alquicira et al., 2011), se analiza un nuevo

metodo de reconfiguracion aplicado a convertidores multinivel en cascada, utilizando los

vectores redundantes generados por la tecnica de modulacion vectorial (SVPWM). El con-

vertidor multinivel en cascada tiene la caracterıstica de mantener balanceados los voltajes

y corrientes a pesar de que alguna de las celdas falle.

En la tesis realizada en (Cordova Ake, 2012), se realiza la implementacion de un sis-

tema de reconfiguracion para un inversor multinivel en cascada de 7 niveles sobre una

plataforma digital FPGA, y utiliza la estrategia de modulacion PWM con disposicion en

fase (IPDPWM), las fallas emuladas para este sistema son del tipo circuito abierto y se

llevan a cabo mediante la desconexion de las senales de compuerta de los IGBT.

Tambien se realizo el estudio un trabajo donde, se presenta un algoritmo de control

predictivo adecuado para inversores multinivel, y su aplicacion a un inversor multinivel

puente H en cascada trifasico. En este metodo de control se utiliza un modelo de tiempo

discreto del sistema para predecir el valor futuro de la corriente para todos los vectores

1.4 Estado del arte 5

de voltaje, y se selecciona el vector que minimiza la funcion de costo. Ademas propone

una estrategia de control modificada para reducir la cantidad de calculos, ya que al tener

un gran numero de vectores de voltaje disponibles se necesita un gran numero de calculos

(Cortes et al., 2010).

En (Espinosa et al., 2015), se discute sobre las caracterısticas del inversor multinivel

y de las ventajas frente a los convertidores convencionales, y se propone una estrategia

de minimizacion armonica basada en un conjunto finito de control - Modelo de Control

Predictivo (FCS - MPC), que emula la cancelacion de armonicos de un transformador

multi-pulso. Esta caracterıstica permite la minimizacion de la distorsion armonica total

(THD) de la corriente de red de CA del convertidor de multiples celdas.

En (Judewicz et al., 2013), se propone el modelo de control predictivo como una alter-

nativa en el control de inversores electronicos de potencia. Ademas se propone el uso de

un observador de luemberger, para reducir la distorsion. Y denomina a este nuevo enfoque

como Modelo robusto predictivo de control. La propuesta se aplica a un inversor de tension

de fuente conectada a la red.

Por otro lado tambien se ha propuesto, un Control predictivo basado en modelos (MPC)

para los convertidores de potencia. La razon principal de esto es que a pesar de que el MPC

presenta alta carga computacional, puede manejar facilmente los casos de restricciones del

sistema y sistemas no lineales multivariables de una manera muy intuitiva (Vazquez et al.,

2014).

En (Andres y Castro, 2013), se explica el comportamiento de un inversor ante la pre-

sencia de fallas y se estudian las consecuencias que pudiera sufrir el dispositivo ante la

presencia de estas, por ello propone el desarrollo de sistemas de monitoreo para este ti-

po de inversores, donde se detecte e identifique la ocurrencia de fallas, posibilitando una

respuesta adecuada. El sistema desarrollado en esta tesis determina el estado de salud de

6 Introduccion

cada uno de los semiconductores en un inversor multinivel.

Varios metodos han sido propuestos para el control de corriente en inversores conecta-

dos a red, siendo los mas comunes los que se muestran en la figura (1.1). Algunos de estos

han sido ampliamente validados y son simples, tales como el control no lineal de histeresis

(Barbosa et al., 1998), mientras que los metodos de control mas nuevos, que logran un

mejor desempeno del sistema, son generalmente mas complejos o necesitan mayor potencia

de calculo (Judewicz, 2016).

Figura 1.1: Clasificacion de esquemas de control para inversores multinivel (Judewicz,2016)

El control de histeresis aprovecha la naturaleza no lineal del inversor y los estados de

conmutacion de los semiconductores de potencia estan determinados por la comparacion

de la variable medida con la referencia, considerando un ancho de histeresis dado para el

error. Este esquema de control puede ser utilizado en el control de corriente, pero tambien

en esquemas mas complejos tales como el control directo de potencia (Direct Power Con-

trol, DPC) ((Datta y Ranganathan, 2001),(Wang et al., 2011)).

1.4 Estado del arte 7

Este esquema de control tiene su origen en la electronica analogica y para implemen-

tarlo en una plataforma digital se requiere de una elevada frecuencia de muestreo. El ancho

de histeresis y la alinealidad del sistema introducen inherentemente una frecuencia de con-

mutacion variable, lo que puede llevar a problemas de resonancia en algunas aplicaciones y

generar un contenido espectral disperso. Esto conlleva la necesidad de utilizar filtros mas

grandes y costosos, y no del todo eficaces. Algunas modificaciones han sido propuestas

para controlar la frecuencia de conmutacion [(Suul et al., 2011), (Wu et al., 2013), (Wu et

al., 2015)].

En (Suul et al., 2011), la frecuencia de conmutacion promedio es minimizada median-

te la seleccion del vector nulo mas cercano al estado de conmutacion previo. En (Wu et

al., 2013), la frecuencia de conmutacion es ajustada de forma estatica mediante el diseno

del filtro de salida. Finalmente, en (Wu et al., 2015) se fija le frecuencia de conmutacion

mediante el ajuste dinamico del perıodo de muestreo. Dada una etapa de modulacion pa-

ra el inversor, cualquier control lineal puede ser utilizado, siendo la eleccion mas comun

la utilizacion de controladores PI y controladores PR [(Castilla et al., 2009),(Castilla et

al., 2013),(Shen et al., 2010), (Trinh y Lee, 2014), (Bao et al., 2014), (Jia et al., 2014) y

(Lidozzi et al., 2013)]. Su diseno se basa en un modelo del sistema para garantizar estabi-

lidad a lazo cerrado en el dominio de la frecuencia obteniendo un resultado conservador y

difıcilmente optimo.

El control mas utilizado en la industria es el PI sincronico [(Neris et al., 1999), (Akagi y

Sato, 2002), (Prodanovic y Green, 2003), (Twining y Holmes, 2003), (Li et al., 2004)] que,

sin embargo, posee una pobre capacidad de rechazo a perturbaciones y deben realizarse

compensaciones feedforward para obtener resultados razonables (Abeyasekera et al., 2005).

Como alternativa, varias estrategias utilizan el control PR. Sin embargo, un control PR

requiere un diseno cuidadoso mediante un compromiso entre el error en regimen perma-

nente y la robustez lo que puede afectar al ancho de banda y los margenes de estabilidad.

8 Introduccion

Adicionalmente, debe mantenerse una frecuencia fija de referencia y cualquier desviacion

de esta senal con respecto a la frecuencia resonante genera una severa disminucion del

desempeno. Por otra parte, si se desean rechazar multiples armonicos se debe disenar un

control PR para cada armonico (Liserre et al., 2006), lo que incrementa su complejidad

y la dificultad de su diseno. Finalmente, cabe destacar que es imposible lograr ganancia

resonante infinita en sistemas digitales.

Con el desarrollo de microprocesadores mas poderosos se han propuesto nuevos es-

quemas de control como por ejemplo los controles basados en inteligencia artificial, entre

los que se puede destacar el control difuso (Chen et al., 2002) y el Control Neurodifuso

(Singh y Chandra, 2013) (Neuro Fuzzy Control, NFC). El control difuso se basa en el

conocimiento del sistema por parte del disenador y la generacion de leyes de logica difusa

para llevar al sistema a condiciones de operacion adecuadas. El NFC va un paso mas alla y

aprovecha tanto el conocimiento del disenador sobre el sistema como la utilizacion de una

red neuronal entrenada. Sin embargo, el diseno de estos controles es un proceso iterativo

y de naturaleza heurıstica. Por lo tanto, el rendimiento optimo puede ser difıcil de lograr.

Otros controles avanzados incluyen el Control de Modo Deslizante (Sliding Mode Con-

trol, SMC) [(Hao et al., 2013), (Shang et al., 2011)] y el control predictivo (Moreno et al.,

2009). El SMC presenta frecuencia de conmutacion variable, error en regimen permanen-

te, chattering y baja dinamica en variaciones de carga. En cambio, el control predictivo

pareciera ser una alternativa muy interesante para el control de inversores conectados a

red. Existen diferentes tipos de control predictivo. Las ideas comunes detras de todos los

controles predictivos son la utilizacion de un modelo del sistema para calcular predicciones

del comportamiento futuro de las variables controladas y la utilizacion de un criterio de

optimizacion para seleccionar la actuacion apropiada.

Uno de los esquemas de control predictivo mas conocidos es el control deadbeat, que

utiliza un modelo del sistema para calcular la tension que anula el error en el tiempo de una

1.5 Organizacion de la tesis 9

muestra. Luego, la tension es aplicada utilizando un modulador. Este tipo de control ha

sido utilizado en aplicaciones de filtro activo (Allmeling, 2004), y en inyeccion de corriente

a la red (Zeng y Chang, 2008). Desafortunadamente, las estrategias deadbeat son sensibles

a las variaciones parametricas. En [(Fischer et al., 2014), (Moreno et al., 2009)] se extiende

su robustez al incluir un observador de Luenberger y un modelo expandido con retardos de

calculo. Una estrategia de control predictivo diferente y muy poderosa que ha sido aplicada

recientemente en electronica de potencia es el Control Predictivo basado en Modelo (MPC)

(Vazquez et al., 2014), y que consiste en uno de los temas principales de esta tesis.

1.5. Organizacion de la tesis

En el capıtulo 2 se muestran los antecedentes necesarios para comprender un sistema

de control tolerante a fallas, en donde se involucra el diagnostico de fallas y los principales

mecanismos tolerantes.

En el capıtulo 3 se introducen conceptos basicos del Control Predictivo Basado en

Modelo (MPC) que seran de gran utilidad para entender el esquema de control utilizado,

ası como el MPC con conjunto finito de control (FCS-MPC).

En el capıtulo 4 se muestra el desarrollo del FCS-MPC para un inversor multinivel de 5

niveles monofasico, con y sin aislamiento en alta frecuencia ası como algunas de la tecnica

de deteccion de falla elegida y su comparacion con algunas otras tecnicas propuestas en la

literatura.

En el capıtulo 5 se dan las conclusiones obtenidas en el desarrollo de esta tesis y pos-

teriormente se proponen trabajos futuros.

Capıtulo 2

Control Tolerante a Fallas

En este capıtulo se analizaran los conceptos basicos y antecedentes del diagnostico de

fallas ası como la clasificacion de los mecanismos tolerantes, haciendo enfasis la etapa de

generacion de residuos para la deteccion de fallas en el diagnostico.

2.1. Introduccion

Los avances tecnologicos han permitido el desarrollo de plantas industriales mas com-

plejas con un alto grado de automatizacion. Esto ha mejorado la calidad de los productos

y aumentado la eficiencia en sus procesos, pero tambien ha hecho a los sistemas mas com-

plejos y mas vulnerables a fallas. Esto debido a las crecientes exigencias en los niveles de

automatizacion de los sistemas de produccion modernos, los cuales estan constituidos por

un gran numero de subprocesos con complicadas iteraciones en su funcionamiento (Puig

et al., 2004a).

Los procesos industriales gobernados mediante controladores automaticos pueden pre-

sentar fallas. Una falla es considerada, en terminos generales como una desviacion no

permitida o indeseable de las caracterısticas propias del proceso que puede ser el sensor,

actuador, controlador o el sistema. Ademas, los lazos de control pueden ocultar las fallas

hasta alcanzar un grado tal que produzcan una averıa irreparable y que obligue a detener

el sistema o proceso (Blanco, 2009).

10

2.2 Conceptos Basicos 11

El diagnostico de fallas es una solucion a este problema por que permite detectar y

localizar las fallas con el fin de evaluar sus efectos en el sistema. La evaluacion de la falla

permite decidir si es necesario un cambio del punto de operacion, la reconfiguracion de

una parte del sistema o el mantenimiento antes de que el sistema sufra grandes cambios,

se degrade o se colapse (Blanco, 2009).

Actualmente, existe una creciente necesidad e interes en desarrollar sistemas de control

que puedan operar de forma aceptable, incluso despues de la aparicion de una falla y que

sean capaces de modificar, adecuar o parar el proceso antes de que se originen danos

irreparables en el mismo. A este tipo de sistemas de control se les denomina tolerantes a

fallas y contienen mecanismos que hacen que los sistemas de control sean mas confiables

(Gertler, 1991).

2.2. Conceptos Basicos

Los siguientes conceptos son tomados de la terminologıa establecida por el comite tecni-

co de la Federacion Internacional de Control Automatico (IFAC- por sus siglas en ingles),

de Deteccion de Fallas, Supervision y Seguridad para Procesos Tecnicos (SAFEPROCESS-

por sus siglas en ingles) alrededor de 1997 (Chen y Patton, 2012).

Falla: desviacion no permitida de, al menos, una propiedad caracterıstica o parametro

de un sistema de su condicion aceptable, usual o estandar.

Averıa: interrupcion permanente de la capacidad de un sistema para realizar una

funcion requerida bajo las condiciones de operacion especıficas.

Falla abrupta: falla cuyo efecto aparece repentinamente (por ejemplo, modelado me-

diante un escalon).

Fallo incipiente: Falla cuyo efecto aparece progresivamente (por ejemplo, modelado

mediante una rampa).

Diagnostico de fallas: determinacion del tipo, tamano, localizacion e instante de

12 Control Tolerante a Fallas

aparicion de una falla, incluye la deteccion, el aislamiento y la estimacion de la falla.

Deteccion de fallas: determinacion de la presencia de falla en el sistema, ası como

el instante de su aparicion.

Aislamiento de falla: determinacion del tipo, localizacion e instante de deteccion de

la falla. Se realiza despues de la etapa de deteccion.

Generacion de residuos: proporciona informacion de la presencia e instante de apa-

ricion de la falla a traves de una senal llamada “residuo”, algunas de las tecnicas utilizadas

son; observadores, ecuaciones de paridad, analisis en frecuencia etc.

Residuo: senal que contiene informacion del la falla basada en la desviacion entre

las mediciones de las entradas/salidas del sistema (comportamiento real) y estimaciones

obtenidas mediante un modelo del mismo (comportamiento modelado). El residuo describe

el grado de consistencia entre el comportamiento real y el modelado.

Residuo basado en modelo: utiliza el modelo matematico del sistema libre de falla

para evaluar el residuo; las ventajas es la rapidez de respuesta y la deteccion multiple y

simultanea; la desventaja es que se necesita conocer los parametros y el modelo.

Residuo basado en senales: utiliza el procesamiento de las senales medidas para

generar residuos; la gran ventaja es que no se necesita conocer el modelo del sistema y la

desventaja es que se necesita mas procesamiento computacional para la evaluacion.

Sistema tolerante a fallas: sistema que, ante la aparicion de una falla, mantiene su

funcion con o sin degradacion de prestaciones, pero sin desembocar en una averıa a nivel

de subsistema o sistema.

Supervision: es una actividad de alto nivel que engloba las actividades de monitori-

zacion (o vigilancia), la deteccion y diagnostico de fallas y el control supervisor de planta.

Supervisor: entidad (humana o artificial) que realiza la supervision de un proceso

mediante el diagnostico de fallas, determinacion y ejecucion de las acciones correctoras en

presencia de fallas.

Acomodacion: consiste en resolver el problema manteniendo la estructura del con-

trolador y modificando unicamente los parametros.

Reconfiguracion: consiste en cambiar las entradas y salidas del controlador ası como

2.3 Fallas 13

reajustar la ley de control en tiempo real.

El mecanismo de redundancia material o redundancia fısica: usa mas de un

instrumento independiente para conseguir una determinada funcion.

La reposicion del elemento danado: mecanismo tolerante que trata de mantener el

sistema funcionamiento utilizando diferente actuadores (salidas) y/o sensores (entradas).

El mecanismo de redundancia analıtica: usa dos o mas formas, no necesariamente

identicas, para determinar una variable en donde se utiliza un modelo matematico del

sistema de forma analıtica.

Tolerancia activa a fallas: sistema tolerante a fallas con diagnostico y acomodacion

explicita de los mismos.

Tolerancia pasiva a fallos: sistema tolerante a fallas sin diagnosis y acomodacion

explicita de los mismos. La tolerancia, en este caso, se basa en el diseno del controlador

para que sea insensible (robusto) a un conjunto restringido de fallas.

2.3. Fallas

Una falla en un sistema dinamico es una desviacion de la estructura o parametros de

la planta en situacion nominal. Desde el punto de vista estructural, una falla o averıa se

puede presentar como el bloqueo total o parcial de un actuador, la perdida de un sensor

o la desconexion de un componente del sistema en donde el conjunto de componentes de

la planta o la interfaz entre planta y el controlador son afectados por la falla o averıa. Por

otro lado, los cambios parametricos que ocurren por desgaste, modifican la dinamica de

entrada/salida nominal de la planta y por lo tanto afectan el desempeno de un sistema en

lazo cerrado, lo cual ademas resulta en una degradacion, y en algunos casos, en la perdida

de la operacion del sistema (Blanke et al., 2006).

La distincion ente falla y averıa es que la falla causa un cambio en las caracterısticas

de un componente tal que el modo de operacion o desempeno del componente cambia de

manera indeseada, sin embargo la operacion del sistema puede continuar de manera degra-

dada. Por el contrario, una averıa describe la inhibicion de un sistema o un componente


para lograr su funcion, por lo que el sistema o componente tiene que ser deshabilitado

completamente porque la averıa es un evento irrecuperable, sin embargo se puede hacer

un reemplazo en lınea del componente danado y continuar la operacion sin operacion

degradada (Blanco, 2009).

De manera general las fallas que ocurren en un sistema se pueden presentar en el

sensor o en el actuador. Las fallas en la planta cambian las propiedades dinamicas de

entrada/salida del sistema; las fallas en los sensores no afectan las propiedades de la

planta, pero la lectura de los sensores presentan errores muy sustanciales; la falla en los

actuadores tampoco afectan las propiedades de la planta sin embargo la influencia del

controlador sobre la planta es interrumpida o modificada (Blanco, 2009).

Las fallas por su forma de aparicion pueden dividirse en fallas incipientes, abruptas,

intermitentes y permanentes: las fallas incipientes aparecen progresivamente como el mo-

delado de una senal de tipo rampa; las fallas abruptas aparecen repentinamente como el

modelado de una senal de tipo impulso; las fallas intermitentes aparecen de manera abrup-

ta y consecutiva como en el caso de un tren de pulsos con intervalos aleatorios cortos; las

fallas permanentes se presentan de manera abrupta y definitiva como el modelado de una

senal de tipo escalon. Por otro lado, las fallas mas comunes por el impacto que causan en

la planta se pueden dividir en fallas multiplicativas y aditivas (Gertler, 1988).

Cuando ocurre una desviacion de un parametro de la planta y este es sustituido por la

suma del valor nominal mas la desviacion provocada se le llama falla multiplicativa (figura

2.1a). Ahora bien, cuando la desviacion del parametro de la planta se modela mediante

una funcion que se introduce al sistema como una entrada desconocida adicional entonces

se tiene una falla aditiva (figura 2.1b).

Con respecto a las fallas multiplicativas, estas se pueden modelar de forma simple

al considerar el concepto de falla igual a cambio del valor de un parametro y con res-

pecto a las fallas aditivas, estas se pueden modelar como entradas adicionales al proceso

(Alcorta Garcıa, 2001).

2.3 Fallas 15

(a)

(b)

Figura 2.1: Fallas mas comunes segun el impacto en la planta (a) Fallas multiplicativas,(b) Fallas aditivas. (Blanco, 2009)

2.3.1. Comportamiento del sistema bajo falla

Desde el punto de vista del controlador segun (Blanke et al., 2006), la funcion operativa

de la planta se debe mantener ante la falla denotada por f y el conjunto de todas las fallas

denotadas por F. Por simplicidad de la representacion en el caso libre de fallas tambien

debe de ser incluido en el sistema F y es denotado por f0. Para el funcionamiento del

sistema total es importante con que la salida de la planta y(t) reaccione si este obtiene

su entrada u(t), por lo que el par (u, y) representan la entrada/salida y el conjunto de

todas los posibles pares de trayectorias u y y que podrıan ocurrir para una planta dada

se define por el sistema beta. En la figura 2.2 se muestra una interpretacion grafica en

donde el comportamiento beta es un subsistema del espacio u x y de todas las posibles

combinaciones de senales de entrada y salida. El punto A en la figura representa un solo


par de entrada/salida que podrıa ocurrir para un sistema dado considerando que C = (uc,

yc) representa un par entrada/salida que no es consistente con la dinamica del sistema.

Es decir, para la entrada uc el sistema arroja una salida y 6= yc.

Figura 2.2: Ilustracion grafica del comportamiento del sistema. (Blanco, 2009)

Para ilustrar el comportamiento del sistema con mas detalle, considere un sistema

dinamico, el cual se describe por la siguiente ecuacion.

y(t) = ksu(t) (2.1)

Donde ks es la ganancia estatica. La entrada y salida son elementos del conjunto de

numeros reales R. El conjunto de todos los pares entrada/salida esta dado por la siguiente

expresion.

β = (u, y) : y = ksu (2.2)

Esto puede ser representado graficamente como una lınea recta en el sistema coordenado

u/y. La ecuacion (2.1) describe cual de los valores u y y permanecen unidos. Por lo que si

esta ecuacion se satisface entonces se detecta una falla, por ejemplo si el par entrada/salida

(u,y) medido no pertenece al comportamiento beta como el par entrada/salida representado

por el punto C en la figura 2.2. Para un sistema dinamico el comportamiento es fuertemente

afectado ya que el par entrada/salida tiene que incluir las funciones del tiempo u(.) y

y(.) que representan las senales de entrada y salida. En un ajuste de tiempo discreto, la

2.3 Fallas 17

entrada u se representa por la secuencia de valores de entrada que ocurren en los instantes

de tiempo 0, 1, ..., kh.

U = (u(0), u(1), u(2), ..., u(kh)) (2.3)

Donde kh representa la secuencia del tiempo y generalmente es el instante de tiempo

actual, hasta donde se almacena la secuencia de entrada. Asimismo, la salida se describe

como sigue.

Y = (y(0), y(1), y(2), ..., y(kh)) (2.4)

Consecuentemente, los espacios de senales R utilizados en el sistema estatico tiene que

ser remplazado por u = Rkh y y = Rkh para sistemas de una sola entrada y una sola

salida SISO y por espacios de senales de dimension mas alta si el sistema tiene mas de

una entrada y una salida. Entonces el comportamiento es un subsistema del producto

cartesiano u × y = Rkh × Rkh : β ⊂ Rkh × Rkh.

El sistema β incluye todas las secuencias U y Y que pudieran ocurrir en una planta

sin falla. Para sistemas dinamicos, el par entrada/salida es un par (U, Y) de secuencias

en lugar de un par (u, y) de valores de senales actuales.

En la figura (2.3) se ilustra el cambio del comportamiento del sistema ante una falla

del sistema de color blanco al sistema de color gris. Si se aplica una entrada comun u al

sistema libre y bajo falla, entonces ambos sistemas responden con salidas diferentes YA o

YB respectivamente. Los puntos A = (U, YA) y B = (U, YB) difieren y no coinciden en el

sistema blanco y gris, respectivamente. Este cambio en el comportamiento del sistema hace

que sea posible la deteccion y aislamiento de la falla, a menos que el par entrada/salida

mienta entre la interseccion de β0 y βf (Blanco, 2009).


Figura 2.3: Sistema sujeto a fallas. (Blanco, 2009)

En un sentido estricto, una falla es la causa primaria de un malfuncionamiento. Sin

embargo, se debe distinguir del efecto de una falla, la cual se obtiene a partir de un cambio

del comportamiento de entrada/salida. Por lo tanto, en el diagnostico de fallas tiene que

rastrear la relacion causa-efecto de la medicion entrada/salida. La cual es diferente de la

nominal a la causa primaria de este cambio, identificando ası la falla.

2.4. Diagnostico de Fallas

El termino “diagnostico” en el area de control automatico y segun la terminologıa es-

tablecida por la Federacion Internacional de Control Automatico (IFAC- por sus siglas en

ingles), significa “Deteccion” y “Aislamiento” de la falla existente en un proceso. Donde

la palabra “Aislamiento” no significa retiro de la falla sino la localizacion e identificacion

de la falla, pero se puede utilizar la palabra “diagnostico” siempre y cuando se tenga al

menos la deteccion y localizacion de la falla (Blanco, 2009).

a) Esquema de diagnostico

Para diagnosticar un sistema bajo la influencia de fallas, ruido y/o perturbaciones

(figura 2.4), se necesita primeramente medir las senales de entrada y salida de un sistema

y generar una senal que indique la presencia de alguna anomalıa en el sistema, dicho residuo

puede ser generado empleando tecnicas basadas en el modelo o en las senales medidas.

2.4 Diagnostico de Fallas 19

Despues de esto, el residuo se evalua por medio de pruebas estadısticas, clasificaciones de

patrones y/o verificacion de umbrales para generar sıntomas que indican una determinada

falla. Por ultimo, estos sıntomas son llevados a un bloque de decision, el cual se encarga

de localizar y estimar la falla, obteniendo con ello, el diagnostico completo (Blanco, 2009).

Figura 2.4: Diagrama general del diagnostico de fallas. (Blanco, 2009)

b) Generacion de residuos

Se le llama generador de residuos, al algoritmo capaz de extraer los sıntomas de las

fallas a traves de una senal comunmente llamada residuo, la cual hace uso de la infor-

macion disponible de entradas y salidas de un sistema supervisado. Esta senal auxiliar

esta disenada para reflejar el inicio de una posible falla y su magnitud es normalmente

cero o cercana a cero cuando el sistema esta libre de falla, y por el contrario, cuando un

sistema se encuentra bajo falla esta es muy distinta de cero. Lo anterior significa que el

residuo es generalmente un valor cuantitativo que representa la inconsistencia entre las


variables del sistema actual y las variables del modelo matematico que representa a la

planta, como se muestra en la (figura 2.5) . Por lo tanto el residuo es independiente de

entradas y salidas del sistema en condiciones ideales (Chen y Patton, 2012). Basicamente

Figura 2.5: Generacion de residuos

existen dos enfoques para detectar fallas y consisten en agregar redundancia ya sea de

modelos fısicos o analıticos.

c) Redundancia de modelos fısicos o simplemente redundancia material

Las ventajas de la redundancia material son la confiabilidad y la simplicidad de imple-

mentacion. Sin embargo, el costo y peso, ası como la tecnologıa de fabricacion de sensores

y/o actuadores, son sus principales inconvenientes, en la (figura 2.6) se presenta el diagra-

ma a bloques de la forma de implementarlo (Chen y Patton, 2012). Las senales de residuo

de obtienen de las senales del sistema (enfoque senal); estas senales provienen de varios

sensores que miden la misma variable. El metodo mas abordado en la literatura, para la

evaluacion de residuos, basado en la generacion de senales medidas es la comparacion de

los sensores que miden la misma senal (Gertler, 1998). Esto aplica, si la senal tiene apro-

ximadamente un valor constante (por ejemplo, voltaje, presion de aceite, temperatura),

generalmente solo grandes fallas en el proceso pueden ser detectadas. Algunos ejemplos

del uso de redundancia fısica, tales como la transformada de senales o medicion del voltaje

se muestran en el capıtulo siguiente, en donde se presentan 4 tecnicas de deteccion de


Figura 2.6: Forma de implementar la redundancia material.

fallas en los dispositivos de potencia aplicado a un sistema inversor trifasico conectado a

un motor de induccion.

d) Redundancia de modelos analıticos o simplemente redundancia analıtica

La redundancia analıtica permite reemplazar la redundancia fısica por una redundan-

cia informatica. En este sentido, se puede hablar tambien de sensores virtuales, analıticos

o computacionales (Chen y Patton, 2012). En la (figura 2.7) se presenta el diagrama a

bloques de la forma de implementarlo. En este esquema los residuos se obtienen de la

comparacion de las senales medidas directamente del sistema y del empleo de modelos

matematicos del mismo sistema (enfoque modelo). Las senales provienen de varios senso-

res que miden variables diferentes. Esta tecnica resuelve los inconvenientes que presenta

la redundancia fısica, en cuanto a costo y el tipo de sensores, pero el principal inconve-

niente es el uso de un modelo matematico del sistema, el cual puede no representar el

comportamiento total del sistema (Blanco, 2009).

Este tipo de propuesta ha sido ampliamente estudiada y continua en investigacion

debido a las diversas maneras de representar el modelo del sistema. En este sentido, existe

diversas clasificaciones de los metodos de diagnostico de fallas segun la tecnica de deteccion

basada en el modelo y va de acuerdo al area de interes que se este trabajando. En este


Figura 2.7: Forma de implementar la redundancia analıtica.

caso, la clasificacion mas adecuada, es la propuesta por (Frank, 1990), el cual hace la

clasificacion en tres grupos; basada en el modelo, la senal y el conocimiento, como se

muestra en la (figura 2.8).

Figura 2.8: Clasificacion de los diferentes metodos de generacion de residuos.

e) Deteccion de fallas basado en el modelo

1. Observadores: Se trata de un modulo capaz de generar una aproximacion del vector de

estados llamado observador o estimador. Este metodo permite la generacion de residuos

robustos respecto a los errores de modelado del proceso.

2. Espacio de paridad: El espacio de paridad consiste en formar ecuaciones a partir

del modelo del sistema, las cuales tienen que cumplirse si el funcionamiento nominal


del sistema no se ve alterado por fallas. Existen tres versiones del espacio de paridad,

la primera se basa en una representacion interna del sistema, en lo que se conoce

como variables de estado. La segunda version se basa en la misma idea pero utilizando

la representacion externa y la tercera considera sistemas continuos y retrasos en las

mediciones de la salida del sistema.

3. Estimacion de parametros: En el caso de estimacion parametrica los parametros

nominales (sin falla) de un sistema son comparados a los estimados actuales. Si hay

diferencia entre los parametros se concluye una falla. Note que en este caso la localiza-

cion puede llevarse acabo de manera directa.

f) Deteccion de fallas basado en las senales:

1. Redes neuronales: La idea basica consiste en encontrar un modelo del sistema basado

en redes neuronales. Las redes neuronales son modelos matematicos simplificados de

las neuronas del cerebro humano y consisten generalmente en tres capas de elementos

llamadas neuronas, los cuales estan altamente interconectados. El modelo se obtiene

cambiando la ponderacion de las entradas de cada red hasta que el comportamiento

de la red se asemeje al del sistema. Una vez que se tiene el modelo, la aplicacion de la

deteccion de fallas es similar a las ecuaciones de paridad.

2. Logica difusa: Permite mediante una nueva logica a diferencia de la logica tradicional,

que una variable pertenezca a dos conjuntos basados en una funcion de transferencia.

Es decir un elemento puede pertenecer a un conjunto en un porcentaje. La aplicacion

a la deteccion de fallas consiste en obtener un modelo difuso del sistema y entonces

aplicar las mismas ideas que con las ecuaciones de paridad.

g) Deteccion de fallas basado en el conocimiento:


1. Modelo cualitativo: Utiliza la informacion incompleta del sistema pero enfatiza las

distinciones y relaciones primarias del proceso e ignora relaciones no importantes o

desconocidas y aunque los modelos cualitativos son por naturaleza imprecisos, pueden

estar capacitados para representar bien el comportamiento del proceso complejo. En

este caso, se utilizan conjuntos de valores catalogados mediante un atributo (positivo,

negativo, disminuye,...) en lugar de simples valores numericos como elementos de base.

2. Modelo borroso: Estos son denominados tambien semicualitativos porque utilizan

conjuntos de valores caracterizados por intervalos o por conjuntos borrosos.

La ventaja de la tecnica empleando el modelo, es que existen metodos ya estudiados

para generar residuos, como son las ecuaciones de paridad y el diseno de observadores los

cuales simplifican en gran medida esta tarea. Sin embargo, el problema radica en que es

muy difıcil disenar un modelo que represente adecuadamente el comportamiento dinamico

de procesos complejos. Los sistemas basados en senales, tienen la ventaja de que no es

necesario conocer el modelo del proceso. Sin embargo, el problema radica en que se ne-

cesita caracterizar el sistema, ademas de que el tiempo computacional aumenta debido a

la complejidad de los algoritmos de procesamiento de senales. Con respecto a los sistemas

basados en el conocimiento, la ventaja es que, al igual que en caso anterior, no se necesita

conocer el modelo. El problema, para este caso, radica tambien en que se necesita caracte-

rizar el proceso, pero el tiempo computacional es menor si se utilizan modelos cualitativos.

De los tres enfoques de diagnostico anteriores, destaca la tecnica basada en senales como

la mas viable para implementarla en maquinas de induccion. Las herramientas utilizadas

para este enfoque mas comunmente son; metodos estadısticos, la transformada rapida de

fourier, Biespectro, analisis de alta resolucion espectral y el analisis de wavelet. Sin em-

bargo para una aplicacion de un inversor trifasico tolerante a fallas en los dispositivos,

la velocidad de deteccion es sumamente importante, por lo que la tecnica basada en el

conocimiento con modelos cualitativos resulta atractiva (Blanco, 2009).

2.5 Mecanismos tolerantes 25

2.5. Mecanismos tolerantes

Hay dos tipos de mecanismos tolerantes. El primero es el control tolerante que a su vez

se divide en pasivo y activo; el pasivo hace uso de control robusto, y el activo utiliza la

reconfiguracion del sistema y/o acomodacion de los parametros del control. Por otro lado,

el segundo tipo de mecanismo tolerante es la reposicion del elemento danado el cual utiliza

redundancia analıtica o redundancia material para respaldar sensores y/o actuadores. La

(figura 2.9) muestra una posible clasificacion de los mecanismos de tolerancia a fallas en

donde se puede observar claramente las distintas herramientas matematicas mas utilizadas

para cada caso (Puig et al., 2004b).

Figura 2.9: Clasificacion de los mecanismos para control tolerante a fallas. (Blanco, 2009)

a) Control tolerante a fallas

Existen dos enfoques para abordar el control tolerante, el enfoque pasivo y el activo; el


enfoque pasivo, se basa en el diseno de un control que sea capaz de alcanzar sus objetivos

tanto en condiciones normales como en presencia de falla. En tanto que el enfoque activo

se basa en el diseno de una ley de control en funcion del estado del sistema en condiciones

normales o bajo falla a partir de los parametros y restricciones del sistema proporcionados

por un agente diagnosticador. Es decir, el control tolerante pasivo se enfoca mas por el

control robusto (Morari y Zafiriou, 1989) en donde los objetivos de control se cumplen

siempre y la magnitud de ciertos parametros inciertos o disturbios esten dentro de las

condiciones de operacion tolerantes y el control tolerante activo consiste en determinar el

componente averiado, el tipo de averıa, tamano e instante de aparicion, y a partir de dicha

informacion, activar algun mecanismo tolerante, como la acomodacion de los parametros

del sistema o la reconfiguracion de las entradas/salidas del la planta o incluso, dependien-

do de la gravedad, el bloqueo del sistema.

La acomodacion a la falla consiste en resolver el problema manteniendo la estructura

del controlador y modificando solamente los parametros. Por otro lado, la reconfiguracion

consiste en cambiar las entradas y salidas del controlador ası como reajustar la ley de

control. Estos enfoques exige disponer de un sistema de localizacion y deteccion de fallas

que en tiempo real, pueda dar informacion a un sistema supervisor para que este active

algun mecanismo de accion correctora [(Blanke et al., 2006),(Theilliol et al., 2003)]. Con

respecto al sistema tolerante a fallas en los sensores y actuadores, existen dos mecanismos

para tolerar una falla, la redundancia material y la redundancia analıtica. El mecanismo

de redundancia analıtica; consiste, para el caso de sensores, en la incorporacion de un

bloque que reconstruya la medicion mediante la estimacion de las mismas. Para el caso de

los actuadores, consiste en el reajuste de senales alternativas para llevar a cabo la accion

de control requerida, ası se evita la incorporacion de nuevo hardware en el sistema lo que

se ve reflejado en los costos de instrumentacion.

El mecanismo de redundancia material: consiste, para el caso de los sensores, en con-

tar con un numero generalmente impar de estos cuya salida se multiplexa dentro de un

2.5 Mecanismos tolerantes 27

bloque de decision, en donde se determina la respuesta correcta a partir de las salidas

mas comunes de estos mismos, a este proceso se le conoce simplemente como redundancia

estatica; para el caso de los actuadores, es mas directo, pues en el caso de ocurrir una falla,

este se remplaza totalmente, a este proceso se le conoce simplemente como redundancia

dinamica. En este caso de estudio se considera solo la redundancia dinamica porque los

dispositivos de potencia de un inversor son mayormente los actuadores, aunque (Aguayo,

2004) considera que tambien son los sensores, considerando al interruptor como un sistema

integral.

b) Esquema tolerante

Los esquemas tolerantes a fallas contienen varios niveles de supervision, que propor-

cionan al control, caracterısticas particulares, que de cierta manera, hacen mas robusto

al control ante problemas de ruido, fallas y perturbaciones en el sistema. Los niveles de

supervision son monitorizacion, proteccion y supervision; la monitorizacion se encarga de

medir las variables del proceso y activar alarmas, la proteccion se encarga de salvaguardar

el sistema mediante el paro total del sistema, y la supervision tiene como tareas detectar

y localizar la falla mediante el diagnostico ademas de activar mecanismos tolerantes que

pueden estar encaminados a las estrategias del control tolerante como la acomodacion

y/o reconfiguracion (Blanke et al., 2006) o encaminadas a la estrategia del reemplazo del

elemento danado, como la redundancia estatica o dinamica.

El problema en un esquema tolerante es que el sistema de diagnostico o FDI (por

sus siglas en ingles- Fault Detection and Isolation) debe de ser lo mas rapido posible para

evitar que el proceso tenga danos aun mayores. Este problema se agrava considerablemente

cuando se trata de procesos muy dinamicos, en donde una averıa solo puede ser soportada

por algunos microsegundos, como en el caso del sistema inversor trifasico particularmente

por averıas fallas de tipo dispositivo-en-corto (Blanco, 2009).

Capıtulo 3

Control Predictivo Basado en

Modelo (MPC)

3.1. Metodos de control predictivo en inversores

La caracterıstica principal del Control Predictivo Basado en Modelo (MPC) es como su

nombre lo indica la utilizacion de un modelo matematico para predecir el comportamiento

futuro de las variables controladas. Esta informacion es utilizada por el controlador para

obtener la senal de control optima, de acuerdo con un criterio de optimizacion predefinido.

El control predictivo cubre una muy amplia clase de controladores que han encontrado una

aplicacion bastante reciente en inversores conectados a red. En la figura (3.1) se muestra

una clasificacion de los diferentes metodos de control predictivo (Cortes et al., 2008). El

criterio de optimizacion en el control predictivo basado en histeresis es el de mantener la

variable controlada dentro de los lımites de un area de histeresis (Hu et al., 2014), mientras

que en el control basado en trayectoria, se fuerza a las variables a seguir una trayectoria

predefinida (Wang et al., 2014). En el control deadbeat, la actuacion optima es aquella

que hace cero al error en el siguiente instante de muestreo [(Zeng y Chang, 2008), (Huerta

et al., 2010)]. En el MPC se utiliza un criterio mas flexible, expresado como una funcion

de costo que debe minimizarse (Yaramasu et al., 2014).

Por otra parte, el control deadbeat y el MPC se diferencian del resto ya que necesitan

28

3.1 Metodos de control predictivo en inversores 29

Figura 3.1: Metodos de control predictivo (Judewicz, 2016)

de un modulador para generar la tension requerida. Esto se traduce en una frecuencia de

conmutacion fija. Los otros controladores generan directamente las senales de conmuta-

cion para el convertidor, no necesitan de un modulador, y presentan una frecuencia de

conmutacion variable (Judewicz, 2016).

Una ventaja del control predictivo es que los conceptos son muy simples e intuitivos.

Dependiendo del tipo de control predictivo, la implementacion tambien puede ser simple,

como sucede con el control deadbeat, el MPC con conjunto de control finito y el MPC con

conjunto de control continuo sin restricciones. Sin embargo, si se desea incluir restricciones

la implementacion se vuelve mas compleja (Judewicz, 2016).

Al utilizar el control predictivo es posible evitar la estructura en cascada que es tıpi-

camente utilizada en esquemas de control lineal obteniendo respuestas transitorias muy

rapidas. Las alinealidades del sistema pueden ser incluidas en el modelo, evitando la ne-

cesidad de linealizarlo para un punto de operacion dado, y mejorando la operacion del

sistema para todas las condiciones. Tambien es posible incluir restricciones sobre algunas

30 Control Predictivo Basado en Modelo (MPC)

variables al disenar el controlador. Estas ventajas pueden ser facilmente implementadas

en algunos esquemas de control, tales como el MPC, pero son muy difıciles de obtener en

otros como el control deadbeat (Judewicz, 2016).

Esta tesis se enfoca en la aplicacion del MPC a inversores conectados a red, conside-

rando un conjunto de control finito y un horizonte de prediccion finito.

3.1.1. Principios basicos del MPC

Entre las tecnicas de control avanzado, MPC es una que ha sido aplicada exitosamente

en aplicaciones industriales [(Lin y Liu, 2012), (Sharma et al., 2013), (He et al., 2013)].

Aunque las ideas de MPC fueron desarrolladas en los 60s como una aplicacion de la teorıa

del control optimo, el interes industrial en estas ideas comenzo a finales de los 70s (?).

Desde entonces, el MPC ha sido aplicado exitosamente en la industria de procesos quımi-

cos, donde las constantes de tiempo son suficientemente prolongadas para realizar todos

los calculos requeridos.

Las primeras aplicaciones de MPC en electronica de potencia pueden encontrarse des-

de los 80s considerando sistemas de alta potencia con baja frecuencia de conmutacion

(Kazmierkowski y Malesani, 1998). La utilizacion de frecuencias de conmutacion mas ele-

vadas no era posible en esa epoca debido al prolongado tiempo de calculo requerido por el

algoritmo de control. Sin embargo, con el desarrollo de microprocesadores rapidos y pode-

rosos, el interes en la aplicacion del MPC en la electronica de potencia se ha incrementado

considerablemente a lo largo de la ultima decada.

El MPC no es una estrategia de control especıfica sino que describe una amplia familia

de controladores (Camacho y Alba, 2013). Los elementos comunes son la utilizacion de

un modelo del sistema para predecir el comportamiento futuro de las variables hasta un

horizonte temporal predefinido, y la seleccion de las actuaciones optimas minimizando una

3.1 Metodos de control predictivo en inversores 31

funcion de costo. Esta estructura tiene varias ventajas importantes:

∗ Los conceptos son muy intuitivos y faciles de entender.

∗ Puede ser aplicado a una gran variedad de sistemas.

∗ El caso multivariable puede ser facilmente considerado.

∗ Los retardos pueden ser compensados.

∗ Facil inclusion de alinealidades en el modelo.

∗ Simple tratamiento de restricciones.

∗ El controlador resultante es facil de implementar.

∗ Esta metodologıa es apropiada para la inclusion de modificaciones y extensiones

dependiendo de aplicaciones especıficas.

Sin embargo, deben mencionarse algunas desventajas, como la mayor cantidad de calcu-

los en comparacion con los controladores clasicos. La calidad del modelo tiene influencia

directa en la calidad del controlador resultante y, si los parametros del sistema cambian

en el tiempo, debe considerarse algun algoritmo de adaptacion o estimacion.

Las ideas basicas presentes en MPC son:

∗ La utilizacion de un modelo para predecir el comportamiento futuro de las variables

hasta un horizonte temporal.

∗ Una funcion de costo que representa el comportamiento deseado del sistema.

∗ La actuacion optima es obtenida al minimizar la funcion de costo.

El modelo utilizado para la prediccion es un modelo en tiempo discreto en espacio de

estados, como sigue:

x(k + 1) = Ax(k) +Bu(k) (3.1)


y(k) = Cx(k) +Du(k) (3.2)

Debe definirse una funcion de costo que represente el comportamiento deseado del sistema.

Esta funcion considera las referencias, estados futuros y actuaciones futuras:

J = f(x(k), u(k), ..., u(k +N)) (3.3)

El MPC es un problema de optimizacion que consiste en minimizar la funcion de costo J,

para un horizonte temporal predefinido N, sujeta al modelo del sistema y las restriccio-

nes del sistema. El resultado es una secuencia de N actuaciones optimas. El controlador

aplicara solo el primer elemento de la secuencia

u(k) = [ 1 0 ... 0 ]arg minuJ (3.4)

donde el problema de optimizacion es resuelto nuevamente en cada instante de muestreo,

utilizando los nuevos datos medidos y obteniendo una nueva secuencia de actuaciones

optimas cada vez. Esto es denominado una estrategia de horizonte deslizante.

El principio de funcionamiento del MPC se resume en la figura (3.2), que representa un

caso general de control. Los valores futuros de los estados del sistema se predicen hasta

un horizonte temporal predefinido t + N utilizando el modelo del sistema y la informacion

disponible (mediciones) hasta el tiempo t. La secuencia de actuaciones optimas es calculada

minimizando la funcion de costo y el primer elemento de esta secuencia es aplicado. Este

proceso entero es repetido nuevamente para cada instante de muestreo considerando los

nuevos datos medidos.

3.2. MPC con conjunto finito de control (FCS-MPC)

La aplicacion del MPC en electronica de potencia es reciente debido a la elevada fre-

cuencia de muestreo que se requiere en estos sistemas. Los microcontroladores rapidos

3.2 MPC con conjunto finito de control (FCS-MPC) 33

Figura 3.2: Estrategia Basica MPC

disponibles en la ultima decada han disparado la investigacion de nuevos esquemas de

control, tales como el MPC, en electronica de potencia.

Una alternativa interesante es la utilizacion de FCS-MPC (Rodriguez et al., 2013), el

cual incluye la naturaleza discreta de los convertidores de potencia. Esta estrategia consi-

dera el numero finito de estados de conmutacion, y calcula la actuacion optima mediante

la evaluacion online de cada uno. En el diseno del FCS-MPC para el control de un inversor

de potencia, se identifican los siguientes pasos:

∗ Modelado del inversor identificando todos los estados de conmutacion posibles y su

relacion con las tensiones o corrientes de entrada y salida.

∗ Definicion de una funcion de costo que represente el comportamiento deseado del

sistema.

∗ Obtencion de modelos de tiempo discreto que permitan predecir el comportamiento

futuro de las variables a controlar.

Como se menciono anteriormente, al modelar un inversor, el elemento basico es la llave

de potencia, que puede ser un Transistor Bipolar de Compuerta Aislada (Isolated Gate


Bipolar Transistor, IGBT), un tiristor de Apagado por Compuerta (Gate Turn Off, GTO),

u otros. El modelo mas simple de estas llaves de potencia considera una llave ideal con

solo dos estados: encendido y apagado. Por lo tanto, el numero total de estados de con-

mutacion de un inversor de potencia es igual al numero de combinaciones diferentes de

los dos estados de conmutacion de cada llave. Sin embargo, algunas combinaciones no son

posibles, por ejemplo, aquellas combinaciones que cortocircuitan el bus de CC.

Cada aplicacion diferente impone distintos requerimientos de control sobre los siste-

mas. Estos requerimientos pueden expresarse como una funcion de costo a minimizar. La

funcion de costo mas simple que puede definirse es alguna medida del error entre una re-

ferencia y la prediccion de una variable. Sin embargo, una de las ventajas de los metodos

de control predictivo es la posibilidad de controlar diferentes tipos de variables e incluir

restricciones en la funcion de costo. Para lidiar con las diferentes unidades y magnitudes de

las variables controladas, cada termino en la funcion de costo es multiplicado por un factor

de peso que puede utilizarse para ajustar la importancia de cada termino (Judewicz, 2016).

Al armar el modelo para la prediccion, las variables controladas deben ser consideradas

para obtener modelos en tiempo discreto que puedan usarse para la prediccion de estas

variables. Tambien es importante definir que variables son medidas y cuales no, porque

en algunos casos las variables requeridas para el modelo predictivo no son medidas y se

necesitara, por lo tanto, algun tipo de estimacion. Para obtener un modelo en tiempo

discreto es necesario usar algun metodo de discretizacion (Judewicz, 2016).

Implementacion: Deben considerarse las siguientes tareas:

∗ Predecir el comportamiento de las variables controladas para todos los estados de

conmutacion posibles.

∗ Evaluar la funcion de costo para cada prediccion.

∗ Seleccionar el estado de conmutacion que minimiza la funcion de costo.

3.2 MPC con conjunto finito de control (FCS-MPC) 35

La implementacion de modelos predictivos y de una estrategia de control predictivo puede

implicar diferentes dificultades dependiendo del tipo de plataforma utilizada. Si se imple-

menta en un procesador de punto fijo, se debe prestar especial atencion a la programacion

para obtener la mayor precision en la representacion en punto fijo de las variables. Por

otro lado, si se implementa utilizando un procesador de punto flotante, puede utilizarse

casi el mismo codigo en las simulaciones y en el prototipo experimental.

Dependiendo de la complejidad del sistema controlado, el numero de calculos puede ser

significativo y limitara el mınimo tiempo de muestreo. En el caso mas simple, el control

de corriente predictivo, el tiempo de calculo es pequeno pero en otros esquemas, el tiempo

de calculo es el parametro que determina el tiempo de muestreo permitido.

Para seleccionar el estado de conmutacion que minimiza la funcion de costo, deben

evaluarse todos los estados posibles y el valor optimo es almacenado para ser aplicado a

continuacion. El numero de calculos esta directamente relacionado al numero de estados

de conmutacion posibles.

Esquema general de control: Un esquema general de FCS-MPC aplicado a inver-

sores se presenta en la figura 3.3. En este esquema, las variables medidas x(k) se utilizan

en el modelo para calcular las predicciones x(k + 1) de las variables controladas para cada

una de las n posibles actuaciones, es decir, estados de conmutacion, tensiones o corrientes.

Luego, estas predicciones son evaluadas utilizando una funcion de costo que considera los

valores de referencia x(k) y las restricciones, y en base a esto, se selecciona la actuacion

optima S para ser aplicada al inversor.


Figura 3.3: Esquema MPC general para inversores

3.3. Control de corriente con FCS-MPC

La estrategia de control predictivo propuesta esta basada en el hecho de que solo un

numero finito de estados de conmutacion posibles puede ser generado por un convertidor

de potencia estatico y de que los modelos del sistema pueden ser utilizados para predecir el

comportamiento de las variables para cada estado de conmutacion. El criterio para definir

el estado de conmutacion apropiado consiste en una funcion de costo que sera evaluada

para las predicciones de las variables a controlar. La prediccion del valor futuro de estas

variables es calculada para cada estado de conmutacion posible y luego se selecciona el

estado que minimiza la funcion de costo, por lo que se necesita un modelo de la carga en

tiempo discreto para predecir el comportamiento de las variables evaluadas por la funcion

de costo, es decir, las corrientes en la carga (Judewicz, 2016).

En definitiva, el diseno de la estrategia de control puede resumirse en los siguientes

pasos:

∗ Definir una funcion de costo g, incluyendo las variables del sistema que desean ser

controladas, y darle forma de una funcion minimizable, cuyo mınimo es el punto de

operacion deseado del sistema.

∗ Construir un modelo del convertidor y sus posibles estados de conmutacion, para

definir el conjunto finito de senales de control que pueden aplicarse a la carga. El

3.4 Funcion costo 37

algoritmo elegira la senal de control que minimice la funcion de costo previamente

disenada.

∗ Construir un modelo de estados del sistema para predecir sus valores futuros a partir

de los valores actuales y de las distintas senales de control, que se utilizaran para

evaluar la funcion de costo.

La unica forma de manipular el comportamiento del FCS-MPC es mediante la definicion

de la funcion de costo, ya que los otros dos pasos estan definidos por la topologıa y la

carga, respectivamente. Sin embargo, el diseno de la funcion de costo no es analıtico, es

decir, no se puede predecir la estabilidad o la respuesta transitoria del control a partir de

una funcion de costo determinada (Judewicz, 2016).

3.4. Funcion costo

El objetivo del esquema de control de corriente es minimizar el error entre las corrientes

medidas y los valores de referencia. Este requerimiento puede escribirse en la forma de una

funcion de costo. La funcion de costo mide el error entre la referencia y las predicciones

de las corrientes:

g = |iref (k + 1)− i(k + 1)| (3.5)

donde iref (k + 1) corresponde a la corriente de referncia e i(k + 1) corresponde a las co-

rrientes predichas. El control de corriente es realizado en cuatro pasos, como se describe

a continuacion.

1. Se obtiene el valor de la corriente de referencia iref (k + 1), y se mide la corriente en la

carga i(k).

2. Se utiliza el modelo del sistema para predecir el valor de la corriente en la carga en

el siguiente intervalo de muestreo i(k + 1) para cada uno de los diferentes vectores de

tension.


3. La funcion de costo g evalua el error entre la referencia y la prediccion de las corrientes

en el siguiente intervalo de muestreo para cada vector o valor de tension.

4. La tension que minimiza el error de corriente es seleccionada y se generan las corres-

pondientes senales de estado de conmutacion.

3.5. Compensacion de retardos

Cuando se implementan esquemas de control MPC como el que se acaba de explicar,

el tiempo de calculo introduce un retardo adicional a la actuacion que puede deteriorar el

desempeno del sistema si no es considerado en el diseno del controlador. La compensacion

del retardo de calculo ha sido tratada en varios trabajos [(Moon y Youn, 2001), (Kwak

et al., 2014), (Phan y Lee, 2011), (Cortes et al., 2012), (Fischer et al., 2014)]. El efecto

del retardo de calculo se muestra en la figura 3.4. Si el tiempo de calculo es significativo

en comparacion con el tiempo de muestreo, habra un retardo entre el instante en el cual

las corrientes son medidas y el instante de aplicacion del nuevo estado de conmutacion.

Durante el intervalo entre estos dos instantes, se continuara aplicando el estado de con-

mutacion previo. Como puede observarse en la figura , el vector de tension seleccionado

usando mediciones hasta tk continuara siendo aplicado despues de tk+1, haciendo que la

corriente en la carga se aleje de la referencia. La siguiente accion sera seleccionada consi-

derando las mediciones en tk+1 y sera aplicada cerca de tk+2. Como consecuencia de este

retardo, la corriente en la carga oscilara alrededor de su referencia, incrementando el ripple

de corriente (Judewicz, 2016).

3.5.1. Metodo de compensacion de retardos

Una solucion simple que suele implementarse para compensar este retardo es seleccionar

el estado de conmutacion antes de que llegue el instante de aplicarlo. Para ello es necesario

estimar la corriente en k+1 y en base a esa estimacion, seleccionar el estado que optimice el

error en el instante k+2. Para poder lograr esto, el algoritmo de control se debe modificar

3.5 Compensacion de retardos 39

(a) (b)

Figura 3.4: (a) Distorsion por retardo de calculo, (b) Eliminacion de la distorsion medianteel calculo del control al comienzo del intervalo.

de la siguiente forma:

1. Medicion de la corrientes i(k) en la carga.

2. Aplicacion del estado de conmutacion optimo Sopt[k](calculado en el intervalo k − 1).

3. Estimacion del valor de la corriente i(k + 1), considerando el estado de conmutacion

aplicado S(k).

4. Prediccion de las corrientes en la carga i(k+ 2) para todos los posibles estados conmu-

tacion S(k + 1).

5. Evaluacion de la funcion de costo para cada prediccion i(k + 2).

6. Seleccion del estado de conmutacion S(k + 1) que minimiza la funcion de costo.

Cabe aclarar que la estimacion de la corriente no representa un retardo de control, ya que

la accion de control se aplica en el momento deseado. Sin embargo, si el modelo utilizado

para realizar la estimacion no es suficientemente cercano a la planta real, el efecto de

compensacion se pierde.

Capıtulo 4

Control Tolerante a Fallas para

inversores multinivel

4.1. Inversor Multinivel

Los Inversores, tambien conocidos como Convertidores de corriente directa-corriente

alterna (CD-CA), son aquellos cuya funcion principal es proporcionar una tension alterna

de salida controlada a partir de una tension de CD de entrada. Los inversores se pueden

clasificar en funcion del numero de niveles en la onda de salida, tal como se muestra en la

(Figura 4.1) (Vargas Mendez, 2011).

El objeto de estudio de esta investigacion se centra en los Inversores multinivel conexion

Puente H en Cascada Simetricos. La importancia de los convertidores radica en que son

ampliamente utilizados en gran variedad de equipos electricos proporcionando principal-

mente un control sobre las variables de salida, tales como la corriente, tension, o frecuencia.

En general, los inversores multinivel se clasifican en tres topologıas basicas:

1. Inversor en cascada CMLI (Cascade Multilevel Inverter)

2. Inversor con diodos de enclavamiento DCMLI (Diode Clamped Multilevel Inverter)

3. Inversor con capacitores flotantes FCMLI (Flying Capacitor Multilevel Inverter)

40

4.1 Inversor Multinivel 41

Figura 4.1: Clasificacion de las topologıas de los inversores.

En (Barcenas, 2002) se muestran las ventajas y desventajas de las topologıas de los

inversores multinivel, en donde se establece que la topologıa con mayores ventajas es la

del inversor multinivel en cascada.

Las topologıas basicas de los inversores multinivel se muestran en la (Figura 4.2).

Los inversores multinivel en cascada pueden clasificarse en simetrico y asimetrico, esto de

acuerdo al nivel de voltaje en la alimentacion del bus de cada celda (Alquicira et al., 2011).

42 Control Tolerante a Fallas para inversores multinivel

(a) (b) (c)

Figura 4.2: Inversor Multinivel en cascada (a) 3 Niv., (b) 5 Niv., (c) 7 Niv.,

En la (figura 4.3) se muestran lasa graficas correspondientes para cada una de las tres

configuraciones de niveles para el inversor puente H en cascada, las imagenes fueron ob-

tenidas de la simulacion de los inversores en el software Simscape de Matlab, el cual nos

permite por medio de la herramienta SimPowerSystem, poder simular el comportamiento

de circuitos electronicos de potencia.

Figura 4.3: Niveles de voltaje para los inversores de 3, 5 y 7 Niveles

4.2 Modelo del Inversor Multinivel 43

4.2. Modelo del Inversor Multinivel

Para poder realizar el control MPC es necesario obtener el modelo de cada uno de los

componentes del inversor. Una forma conveniente de alcanzar este objetivo es empezar

con la obtencion del modelo de un inversor puente H y luego aprovechar su modularidad

para obtener el modelo de un inversor Puentes-H en Cascada. Para el caso de estudio del

Inversor multinivel en Cascada Puente de H de 5 Niveles se tiene su representacion en la

siguiente (figura 4.4).

Figura 4.4: Diagrama a Bloques Inversor Multinivel de 5 niveles

Del esquema mostrado en la (figura 4.4) y de la metodologıa del diseno de la estrategia

de control, se procede a formular una funcion costo,la cual se tomara como el cuadrado de

la diferencia entre la corriente de referencia y la corriente predicha, esto dado que se debe

de proponer como funcion ucosto una funcion definida positiva, esta funcion se muestra

en la siguiente ecuacion:

g =(iref(k+1) − ipk+1

)2(4.1)

El modelo matematico del sistema se obtiene aplicando ley de Kirchhoff de Voltaje:


Ld (iL)

dt= vinv − Vc (4.2)

d (iL)

dt=vinvL− VcL

(4.3)

De [Ec. 4.2] se obtiene la ecuacion diferencial para la corriente en la carga en tiempo

continuo [Ec. 4.3], ahora se procede a discretizar esta ecuacion para obtener una expresion

matematica que nos permita obtener el valor futuro de la corriente a partir del valor de la

corriente actual (Rivera et al., 2013).

La discretizacion se realizo una vez teniendo el sistema en ecuaciones diferenciales en

tiempo continuo, empleando el metodo de Euler hacia adelante considerando un tiempo

de muestreo Ts:

iL (k + 1)− iL (k)

Ts=vinv (k)

L− Vc (k)

L(4.4)

iL (k + 1)− iL (k) =Ts · vinv (k)

L− Ts · Vc (k)

L(4.5)

De la ecuacion 4.5 procedemos a despejar iL (k + 1), para ası obtener nuestro modelo

discretizado y el cual nos servira para poder implementar nuestro control FCS-MPC, de tal

manera que entonces una vez discretizado nuestro modelo obtenemos la siguiente ecuacion:

iL (k + 1) =Ts · vinv (k)

L− Ts · Vc (k)

L+ iL (k) (4.6)

Donde Vc corresponde a nuestro voltaje en el capacitor y :

vinv (k) = v1 + v2 (4.7)

v1 = V dc1 · (sa1 · sb1 − sa1 · sb1) (4.8)

4.3 Ejecucion del algoritmo 45

v2 = V dc2 · (sa2 · sb2 − sa2 · sb2) (4.9)

4.3. Ejecucion del algoritmo

En la (figura 4.5) se muestra el diagrama de flujo del algoritmo empleado para el

FCS-MPC del inversor multinivel.

Figura 4.5: Diagrama de flujo del FCS-MPC para el inversor multinivel

El algoritmo FCS-MPC funciona de la siguiente manera, primero se deben adquirir

las senales Vc(k), iL(k) e iref (k), una vez hecho esto se establece un valor inicial grande

para gopt, luego con el modelo de prediccion obtenido se generan las posibles senales de


control que se podran aplicar para cada una de las distintas combinaciones existentes en el

inversor multinivel, para este caso inversor multinivel simetrico de N=5 niveles monofasico

se tiene que el numero de niveles y de combinaciones posibles para el inversor de H celdas

viene dado por las ecuaciones siguientes:

Nniv = 2H + 1 (4.10)

Nestados = xH (4.11)

Donde H corresponde al numero de celdas puente completo del inversor y x el numero

de estados posibles por cada rama (4 para cada puente H individual). Para este caso de

estudio por ejemplo se tienen dos puente H completos en cascada por lo que el numero de

niveles es Nniv = 2H + 1 = 2(2) + 1 = 5 y el numero de estados posibles del inversor viene

dado por Nestados = xH = 42 = 16, de los cuales se tendran niveles redundantes y seran

esos los que nos permitiran poder ser utilizados para generar los niveles que se llegasen a

perder en caso de falla de alguno de los IGBTs.

Siguiendo con el funcionamiento del algoritmo se tiene que una vez generados los

posibles estados de conmutacion del inversor se procedera a evaluar la funcion costo, y se

tomara como estado de aplicacion de conmutacion del inversor aquel estado que minimice

la funcion objetivo o costo. Despues de seleccionado el estado este es aplicado por el control

y se vuelve a repetir el mismo proceso.

4.4. Parametros de configuracion de las Simulaciones

En la (figura 4.7) se muestra el desempeno del FCS-MPC en la simulacion realizada

en Simulink, los parametros de simulacion se describen a continuacion:

1. El solver de Simulink se configuro con un paso variable y solver automatico.

4.4 Parametros de configuracion de las Simulaciones 47

2. Se configuro un periodo de muestreo de 25µs

3. El tiempo de simulacion se establecio en un periodo de red de 60 Hz.

4. Los parametros de los elementos utilizados son los siguientes:

a) V c1 = V c2 = 100V olts

b) Iref = 35Amp

c) Los valores de inductancia y capacitancia del filtro de salida se establecieron como:

L = 2mH y C = 70µFaradios

d) El valor de la resistencia de carga se establecio en 5Ω

e) Se realizo la simulacion considerando dispositivos IGBTs reales estos fueron los que

se encuentran comercialmente bajo la siguiente nomenclatura APT50GS60BRDQ2(G),

y tiene como caracteristicas principales las siguientes:

1. VCE = 600V olts

2. IC = 50Amp

3. VCE(ON) = 2,8V oltstipico

4. VEC = 2,15V oltstipico

El esquema utilizado para realizar la simulacion es el que se muestra en la (figura 4.6),

y en la (figura 4.7) se muestra el resultado de la simulacion:


Figura 4.6: Esquema del FCS-MPC utilizado en Simulink

Figura 4.7: Simulacion Esquema del FCS-MPC utilizado en Simulink

4.5 Reduccion de conmutacion de los interruptores FCS-MPC 49

4.5. Reduccion de conmutacion de los interruptores

FCS-MPC

Por otra parte tambien se realizo el estudio para reducir el numero de conmutaciones

de los IGBTs, para esto se incluyo un termino multiplicado por un factor de peso a la

funcion costo definida en la [Ec. 4.12], este termino agregado tiene como objetivo reducir

la cantidad de conmutacion de los interruptores del inversor ver (Sultana et al., 2016), la

funcion costo modificada es la siguiente:

g =(iref(k+1) − ipk+1

)2+ α∗n (4.12)

Donde n corresponde al numero de interruptores que cambian de estado on-off o viceversa,

cuando un nuevo estado de conmutacion S(k + 1) es aplicado. El vector de interruptores

se define como:

S = (S1, S2, S3, .., Si) (4.13)

Si es el estado del interruptor numero i, el cual puede ser 0 cuando el interruptor se

encuentra apagado y 1 cuando se encuentra encendido. Por lo tanto, el cambio de estado

de todos los interruptores (n) se obtiene mediante la siguiente expresion:

n =N∑i=1

|Si (k + 1)− Si (k)| (4.14)

Donde Si(k + 1) es el i-esimo interruptor en el proximo instante de muestreo y Si(k) es

el estado del interruptor i en el instante actual (Sultana et al., 2016). A continuacion, en

la (figura 4.8) se puede observar el efecto de la adicion de este termino en la simulacion,

para hacer mas notorio el efecto se realizara el cambio del factor de peso de 0 a 1 en el

segundo 0.008.


Figura 4.8: Resultados Simulacion FCS-MPC Inversor CHB5 Matlab con Reduccion deConmutacion de Interruptores

En las (figuras 4.9 y 4.10) se puede apreciar el estado de conmutacion de cada uno de

los 4 IGBTs que conforman cada una de las dos celdas del inversor de 5 niveles.

Figura 4.9: Senales de Conmutacion de los IGBTs de la celda 1

4.6 Discretizacion Euler Punto Medio del FCS-MPC 51

Figura 4.10: Senales de Conmutacion de los IGBTs de la celda 2

Como se puede apreciar en las figuras anteriores se realiza una reduccion considerable

en el estado de conmutacion de los interruptores, sin perder tanta distorsion de la senal

de corriente, esta reduccion sirve para reducir entre otras cosas el strees de conmutacion

de los interruptores provocando con esto un aumento de tiempo en la vida util de cada

uno de los interruptores electronicos de potencia.

4.6. Discretizacion Euler Punto Medio del FCS-MPC

Como ya se habıa mencionado anteriormente las simulaciones anteriores se realizaron

utilizando el metodo de discretizacion de euler hacia adelante, en este punto se considero

realizar la simulacion del inversor multinivel usando otro metodo, el de discretizacion como

lo es el de Euler punto medio, esto debido a que se reportaba en la literatura que brindaba

algunas mejores respecto al de Euler hacia adelante [(Fard et al., 2013), (Fard, 2013)]. La

modificacion que se realiza en este algoritmo respecto al de Euler hacia adelante fue la


modificacion de la ecuacion discretizada para obtener el valor de la corriente en (k+1), la

cual se muestra a continuacion.

iL (k + 1) = iL (k) +Ts2

[(vinv (k)

L− Vc (k)

L

)+

(vinv (k)

L− Vc (k + 1)

L

)](4.15)

Donde:

Vc (k + 1) = Vc (k) +Ts · iL (k)

C− Ts · Vc (k)

C ·R(4.16)

De los resultados obtenidos se puede observar que, para este caso, el metodo Euler punto

medio no representa una mejora significativa, ya que tomando como referencia el ındice

IAE obtenido y comparandolo con el ındice obtenido en Euler hacia adelante, se tiene que

IAE Euler punto medio > IAE Euler hacia adelante.

Figura 4.11: Resultados Simulacion FCS-MPC Inversor CHB5 Matlab Metodo Euler Punto

4.7. Simulacion del Inversor FCS-MPC Conectado a

Red

Para realizar esta simulacion se parte del siguiente esquema en el cual se agrega el

voltaje de la red, se utiliza el mismo algoritmo mostrado en el diagrama de flujo, del

4.7 Simulacion del Inversor FCS-MPC Conectado a Red 53

control de corriente utilizado en el inversor multinivel de 5 niveles.

Figura 4.12: Diagrama a Bloques FCS-MPC Inversor 5 niveles en cascada conectado a red

En esta simulacion se mostraran 2 casos:

1. El inversor no puede entregar la corriente total demandada por la carga.

2. El inversor entrega mas corriente de la demandada por la carga.

El valor del voltaje de red usado en las simulaciones es de 127Vrms aproximadamente

180Vpico. Luego mediante la ecuacion 4.17 obtenemos la corriente total demandada por la

carga de 2Ω.

IL =VredRL

=180V

2Ω= 90Amp. (4.17)

Para el primer caso se realiza la simulacion considerando un valor de referencia de corriente

de 60 Amp., 30 Amp. menos de los que necesita la carga y los cuales los tendra que extraer

de la red para poder compensar la diferencia. En la (figura 4.13) se muestra el resultado

de la simulacion, en la cual se puede apreciar la corriente generada por el inversor, la

corriente en la carga y la corriente que entrega la red.


Figura 4.13: Graficas de Corrientes generadas por el FCS-MPC Inversor multinivel caso 1

Para el caso 2 se realiza la simulacion con un valor de referencia de 110 A, por lo tanto,

la carga tendra 20 Amp. mas de los que necesita por lo que este excedente, sera absorbido

por la red. La (figura 4.14) muestra el resultado de la simulacion, en la cual se puede

apreciar la corriente generada por el inversor, la corriente en la carga y la corriente que

absorbida por la red.

Figura 4.14: Graficas de Corrientes generadas por el FCS-MPC Inversor multinivel caso 2

4.8 Inversor Multinivel con Acoplamiento del bus de Dc a traves deTransformador de Alta Frecuencia y Rectificacion. 55

4.8. Inversor Multinivel con Acoplamiento del bus de

Dc a traves de Transformador de Alta Frecuencia

y Rectificacion.

En este apartado se realizo el acoplamiento del bus de DC que alimenta al inversor a

traves de un transformador de alta frecuencia, el cual, mediante la manipulacion de dos

IGBTs, genera a partir del bus de DC de directa una senal cuadrada a su salida que

estara alternando entre +Vcd y −Vcd, este funcionamiento requerira que dicha senal tenga

que ser rectificada para generar una senal de DC fija, la razon de este esquema es que

sienta las bases para poder implementar posteriormente la idea del inversor de 5 niveles

con bus de DC pulsante. El esquema empleado se muestra en la (figura 4.15), ası como los

resultados obtenidos de la simulacion en las siguientes figuras.

Figura 4.15: Esquema de inversor con transformador de alta frecuencia y rectificador


(a)

(b)

Figura 4.16: Graficas de (a) Voltajes inversor y (b) Voltajes del bus de CD de ambas celdasdel inversor.

4.8 Inversor Multinivel con Acoplamiento del bus de Dc a traves deTransformador de Alta Frecuencia y Rectificacion. 57

(a)

(b)

Figura 4.17: Graficas de (a) Corrientes y (b) Corriente y Voltaje en fase del inversor.


4.9. Inversor 5 niveles puente h en cascada con bus

de dc pulsante.

En este apartado se muestran los resultados del inversor multinivel, el cual en principio

tiene el mismo funcionamiento que el del inversor multinivel con bus de CD fijo, la principal

diferencia de esta configuracion con respecto al de bus de CD fijo, es que en esta se parte de

una fuente de cd la cual con ayuda de un transformador de alta frecuencia y de dos IGBT

controlados por el FCS-MPC permiten generar una senal de CD pulsante, caracterıstica

que mas adelante sera utilizada para poder realizar la reconfiguracion del sistema. El

esquema mostrado en la (figura 4.18) representa esta configuracion.

Figura 4.18: Esquema Inversor 5 Niveles bus de DC Pulsante

En la siguiente figura se muestra el funcionamiento del inversor de 5 niveles, pero con

el bus de DC pulsante.

4.9 Inversor 5 niveles puente h en cascada con bus de dc pulsante. 59

Figura 4.19: Grafica de Corrientes

Figura 4.20: Graficas de Voltajes

Figura 4.21: Grafica de Voltaje y Corriente en fase


4.10. Reconfiguracion del inversor

En esta seccion se presentan dos esquemas de reconfiguracion para permitir que el

inversor siga operando aun con la presencia de falla de un IGBT , el primer esquema basa

su funcionamiento principalmente en que si falla un dispositivo se tiene que aislar toda

la celda en la que se encuentra este, por el contrario el segundo esquema se basa en el

uso del inversor con bus de DC pulsante, si se presenta una falla de un IGBT no se tiene

que aislar toda la celda, sino que se reconfigura la senal de voltaje de activacion de los

dispositivos de potencia eliminando de las posibles opciones de conmutacion a aquellas en

las que intervenga el elemento danado.

4.11. Esquema basado en eliminacion de celda

La idea basica para implementar la reconfiguracion del inversor, consiste en que, sı falla

una de las celdas de las dos que componen el inversor puente H de 5 Niveles, esta se aısle

y se reconfigure la senal de control del inversor para hacer un cambio de operacion de 5

a 3 niveles y tratar de seguir aun con una celda danada la corriente de referencia. Para

esto el funcionamiento del sistema depende de la senal de salida del sistema FDI, para las

simulaciones se hace la suposicion de que la senal de falla la produce un bloque FDI basado

en la tecnica de deteccion numero 3, debido a que fue la tecnica que mejor desempeno

tuvo. Teniendo en cuenta el funcionamiento del inversor se pueden encontrar basicamente

dos fallas debidas a los interruptores electronicos de potencia estas son:

1. Falla de circuito abierto

2. Falla de corto circuito

En este trabajo solo se consideraran las fallas de circuito abierto. En la (fifura 4.22) se

muestra la idea basica de reconfiguracion considerando en falla la celda 2, el esquema serıa

similar si fallara la celda 1.

4.11 Esquema basado en eliminacion de celda 61

Figura 4.22: Esquema de reconfiguracion basado en aislamiento de celda

En las siguientes graficas se muestra el resultado de la simulacion de dos ciclo de red

de 60 Hz, la falla es introducida en el segundo 0,016s, y se considera que es debido a la

celda 2.


Figura 4.23: Corrientes de referencia y predicha por el FCS-MPC

Figura 4.24: Senales de conmutacion de los IGBTS de la celda 1

4.12 Esquema basado en bus de dc pulsante 63

Figura 4.25: Senales de conmutacion de los IGBTS de la celda 2

Como se puede observar en la (figura 4.23) el control sigue a la referencia aun con la falla

en la celda 2 al segundo 0.016s, es importante mencionar que para que esta tecnica funcione

se deben de poner en serie las dos fuentes de CD, esto con el fin de que, aunque se pierda

el funcionamiento de la celda con el IFBT en falla, se pueda seguir contando con el bus de

DC completo, aunque el funcionamiento del inversor pase de 5 a 3 niveles. Esto funciona

adecuadamente a nivel simulacion, aunque en la practica esto no es muy recomendable,

por lo que se hizo necesario buscar otra forma de poder realizar la reconfiguracion y la

cual sera mostrada en el siguiente esquema.

4.12. Esquema basado en bus de dc pulsante

Este esquema se basa en el uso de un inversor multinivel con bus de DC pulsante,

como ya se menciono anteriormente este esquema aprovecha que la senal de alimentacion

de las celdas del inversor estan cambiando de polaridad en cada instante de muestreo, por

lo que esta idea es usada para que cuando falle un IGBT el nivel que se generaba con


este dispositivo se pueda generar con otro, de tal manera que si existe una falla, se puedan

evitar las senales de control en las que intervenga el elemento en falla para poder seguir

operando de forma adecuada. La principal ventaja que se observo al usar esta tecnica es

que a diferencia del esquema con bus de DC fijo si falla algun IGBT con este esquema no

se tiene que aislar toda la celda, solamente es necesario excluir de las posibles senales de

control aquel elemento con falla para que el inversor siga operando con todos sus niveles

de operacion.

Figura 4.26: Esquema Inversor 5 niveles bus de DC Pulsante con falla

En las siguientes graficas se muestra el resultado de la simulacion de dos ciclos de red

de 60 Hz, la falla es introducida en el segundo 0,008, y se considera que es debido al IGBT

San1 de la celda superior.


Figura 4.27: Grafica de corrientes inversor con Falla San1

Figura 4.28: Grafica de Corriente y Voltaje en fase inversor con Falla San1


Figura 4.29: Grafica de Voltajes en el inversor con Falla San1

Figura 4.30: Grafica de Voltajes del bus de CD de ambas celdas del inversor con FallaSan1


Como puede observarse en este esquema aun con la presencia de falla en el interruptor

de la celda 1, el inversor sigue conservando sus 5 niveles y con ello puede seguir siguiendo

la referencia de la corriente. En las siguientes figuras se muestra el comportamiento de

cada uno de los IGBTS de ambas celdas del inversor multinivel.

Figura 4.31: Senales de conmutacion IGBTS celda 1

Figura 4.32: Senales de conmutacion IGBTS celda 2

Como puede verse en las (figuras 4.31, 4.32,) despues del segundo 0.008s, el inversor


continua realizando el seguimiento de la referencia aun con la presencia de falla del IGBT,

y ademas conserva los 5 niveles con los que se diseno inicialmente, a diferencia del esquema

con aislamiento de celda el cual una vez que ocurre una falla se aısla toda la celda donde

se encuentra el elemento en falla con lo que se desaprovechando el funcionamiento de los

otros dispositivos que estan en buenas condiciones.

Capıtulo 5

Conclusiones y trabajos futuros

5.1. Conclusiones

Se realizaron las simulaciones del control FCS-MPC con y sin la presencia de fallas,

ası como en la simulacion de reconfiguracion en la cual se puede observar como el con-

trolador reconfigura las senales de control de los interruptores cuando ocurre una falla

debido a alguna de las 2 celdas que componen el inversor de 5 niveles o si falla algun

elemento conservando los niveles iniciales, ademas se pudo corroborar el funcionamiento

del inversor con la modificacion de la funcion costo para minimizar la conmutacion de los

interruptores.

1. Se implemento en simulacion con el modulo Simscape del software Simulink de

Matlab, el modelo de un inversor multinivel puente H en cascada, en la cual se

podıa simular fallas de dispositivo abierto en los IGBTS que conforman el inversor.

2. Se propuso un controlador basado en control predictivo para la conmutacion de los

interruptores del inversor multinivel, en el cual se consideraban los IGBTS en falla,

excluyendolos de las posibilidades de senal de control viables donde intervinieran

ellos.

3. Se desarrollo un sistema de control que permite reconfigurar, la operacion del inversor

para que este pueda seguir funcionando aun con la presencia de alguna falla de uno

de los IGBTS.

69

70 Conclusiones y trabajos futuros

4. Se reprodujo y probo una estrategia de diagnostico de fallas reportada en (An et

al., 2011), para el inversor multinivel, cabe mencionar que esta estrategia se imple-

mento en el software de simulacion Orcad de Cadence, obteniendo mejores resultados

que las otras 2 tecnicas revisadas.

5.2. Trabajos futuros

Como trabajos futuros se plantean las siguientes actividades:

1. Implementar la estrategia del FCS-MPC estudiada en este trabajo y poder compro-

bar su correcto funcionamiento en la parte practica.

2. Caracterizar mas a fondo las simulaciones de dispositivos reales ya que por las li-

mitaciones del software utilizado solo se caracterizo una parte muy pequena de las

propiedades de un dispositivo real.

3. Extender el principio de operacion de esta tecnica para un inversor de mas de 5

niveles.

4. Extender el caso de estudio con la tecnica de acoplamiento en alta frecuencia a

inversor multinivel de 5 niveles trifasico.

ANEXOS

71

Anexo A

Anexo I: Tecnicas de deteccion de

fallas revisadas

A.0.1. Tecnica de deteccion 1

Esta tecnica reportada en (Aguayo, 2004) se caracteriza por utilizar las senales de

compuerta VGE y VCE y la relacion existente entre estas senales esta descrita por la ecuacion

A.1.

VGE = αVCE + β = Vpwm (A.1)

Donde: α y β son constantes del comportamiento en conmutacion de los IGBT (Insulated

Gate Bipolar Transistor).

1. VGE es el voltaje puerta emisor del dispositivo.

2. VCE es el voltaje colector emisor.

3. Vpwm es el voltaje del control de activacion del IGBT .

Para poder realizar la comparacion de estas senales es necesario normalizarlas en el in-

tervalo de [-1,1] ya que estas son de magnitudes distintas, con lo que despues de esta

normalizacion se tendra(VGE,VCE

). Dependiendo de los resultados obtenidos de la com-

paracion de estas senales tendremos los siguientes casos:

72

73

1. Cuando(VGE,VCE

)son iguales

En este caso de acuerdo a la forma de onda de las senales y teniendo una senal de residuo

dada por la ecuacion .

r = VGE − VCE (A.2)

Si la senal de residuo en este caso es cero significa que el IGBT se encuentra libre de falla.

Las formas de onda normalizadas para este caso se muestran en la (figura A.1).

Figura A.1: Clasificacion de los mecanismos para control tolerante a fallas.

La senal de residuo generada por la [ecuacion A.2] se implemento con un circuito

restador utilizando un amplificador operacional de ganancia unitaria y es mostrada en la

(figura A.2).

74 Anexo I: Tecnicas de deteccion de fallas revisadas

Figura A.2: Cto. generador de la senal de residuo

2. Cuando(VGE,VCE

)son diferentes

Si se presenta una diferencia entre las senales sensadas (por ejemplo, el voltaje de VCE

permanece a un nivel alto), se considera que el IGBT se encuentra bajo el efecto de una

falla ya que este no responde adecuadamente a la senal de control.

Figura A.3: Formas de onda de las senales para el caso con falla

Para este caso se inserto una falla de circuito abierto a partir de t = 11mS, la senal de

residuo se muestra en la (figura A.4).

75

Figura A.4: Senal de residuo para el caso con falla

Cabe mencionar que el tiempo de deteccion en esta tecnica es de aproximadamente 8µS,

y que de acuerdo a los experimentos realizados con esta tecnica solo es posible detectar

fallas de circuito abierto debida a fallas en el dispositivo.


Esta tecnica reportada en (Rodrıguez, 2014), describe el analisis y diseno de un circuito

detector de fallas basado en la senal de compuerta VGE (Voltaje Puerta-Emisor) y VGG+

(Voltaje de Control). En la (figura A.5) se muestra el circuito utilizado para la deteccion

de falla de circuito abierto.

Figura A.5: Cto. de deteccion de falla


Como se puede apreciar este circuito esta formado por seguidores de voltaje y un

circuito restador o de diferencia. Para obtener la expresion matematica para el residuo

generado, es necesario realizar un analisis de voltajes del lazo formado por la parte de

control del circuito mostrado en la (figura A.6).

Figura A.6: Ctos. De prueba utilizados para dispositivo abierto Caso 1 y Caso 2.(Rodrıguez, 2014)

Del analisis de Kirchhoff de voltaje se tiene que el voltaje de la resistencia de compuerta

RG, tiene la siguiente expresion para ambos casos:

VRG = VGG+ − VGE (A.3)

Para obtener el residuo r que indique la presencia de falla, se mide la caıda de voltaje en

la resistencia de compuerta RG, a traves de un circuito restador, en el cual se realiza la

expresion matematica mostrada en la [ecuacion A.3].

En la senal de residuo r, los estados bajo y alto indican un respectivo caso de circuito

abierto; donde el primer estado se refiere al Caso I y el segundo al Caso II. En la siguiente

ecuacion se describe el comportamiento del residuo de acuerdo a las condiciones de diseno.

77

r =R10

R9

(VGG+ − VGE)⇒

BajoCaso1

→ VGE = VGG+

AltoCaso2

→ VGE = 0

(A.4)

A continuacion, se muestran los resultados de las graficas obtenidas para la simulacion de

los dos casos de circuito abierto.

Para el caso 1:

Se realiza la simulacion del circuito de deteccion y se introduce una falla en el control a

los 6ms de la simulacion, en la grafica obtenida se muestran las senales de VGE y VGG+,

ası como la senal de residuo.

Figura A.7: Caso 1 Senales VGE y VGG+ parte superior y senal residuo parte inferior

De acuerdo a la (figura A.7) para este caso si es posible detectar la falla de circuito

abierto debido a la senal de control del IGBT, tambien es importante mencionar que en

este caso el tiempo de deteccion es de aproximadamente 12µS.

Para el caso 2:

Se realiza la simulacion del circuito de deteccion y se introduce una falla de dispositivo a

los 11ms de la simulacion, en la grafica obtenida se muestran las senales de VGE y VGG+,

ası como la senal de residuo.


Figura A.8: Caso 2 Senales VGE y VGG+ parte superior y senal residuo parte inferior

Como se puede observar en la (figura A.8), con este circuito de deteccion no es posible

diferenciar la operacion normal de la operacion con falla, ya que como se muestra en la

grafica despues de 4ms que es el tiempo a partir del cual se inserta la falla la senal de

residuo sigue siendo, cero por lo que no es posible diferenciar entre el buen comportamiento

y el comportamiento con falla.


Esta tecnica es reportada en (An et al., 2011), propone un metodo para detectar fallas

de circuito abierto para cada uno de los IGBTs que forman un inversor, esto lo hace con

un circuito que reduce el costo y complejidad del sistema de deteccion, y al mismo tiempo

minimiza el tiempo de deteccion. Por otro lado, este metodo puede ser utilizado para fallas

en inversores en lazo abierto o lazo cerrado, estrategias actuales de control. El principio

de funcionamiento se basa en la medicion de los voltajes VCE y Vctrl, y la relacion de estas

senales para poder detectar la falla esta dada por la [ecuacion A.5].

r = Vctrl&Uoc (A.5)

Donde Uoc corresponde al voltaje colector emisor del IGBT . El circuito de deteccion

esta conformado basicamente por puertas logicas NAND y NOT, ası como por un optoa-

79

coplador que se encarga de reducir el VCE a un valor adecuado para poder ser usado en

las puertas logicas, cabe mencionar que la [ecuacion A.5] es valida si los IGBT fueran

ideales pero como estos no lo son dicha expresion puede provocar falsas alarmas, para

evitar este problema y considerando que estos dispositivos poseen ciertos tiempos de en-

cendido y apagado, se introduce un circuito tanque que se encarga de generar un retardo

en la senal de control para evitar la aparicion de falsas alarmas, este circuito generador de

retardos esta constituido por un diodo y un filtro RC. La expresion de la [ecuacion A.5]

toma entonces la siguiente forma:

r = V ′ctrl

&Uoc (A.6)

En la siguiente figura se muestra el esquema del dispositivo utilizado para las simulaciones

y la prueba del circuito detector de fallas.

Figura A.9: DSEP de prueba y Circuito detector de falla


Figura A.10: Senal de residuo sin falla

Figura A.11: Senal de residuo con falla de Dispositivo en t=5ms

De los resultados obtenidos en las graficas se tiene que el tiempo de deteccion de este

metodo es de aproximadamente 6us, y es capaz de detectar fallas de dispositivo abierto,

ası como fallas en la senal de control.

Bibliografıa

Abeyasekera, T., Johnson, C. M., Atkinson, D. J., y Armstrong, M. (2005). Suppression

of line voltage related distortion in current controlled grid connected inverters. IEEE

Transactions on Power Electronics, 20(6):1393–1401.

Aguayo, J. (2004). Diagnostico de fallas en un inversor a partir de los tiempos de conmu-

tacion en los dispositivos semiconductores. Tesis de doctorado, CENIDET Mexico,

Diciembre 2004.

Aguayo Alquicira, J., Claudio Sanchez, A., Vela Valdes, L. G., Rodrıguez, M. A., y vargas

Mendez, R. A. (2011). Analisis de un inversor multinivel en cascada con tolerancia a

fallas. Ingenierıa e Investigacion, 31(3):66–79.

Akagi, H. y Sato, H. (2002). Control and performance of a doubly-fed induction ma-

chine intended for a flywheel energy storage system. IEEE Transactions on Power

Electronics, 17(1):109–116.

Alcorta Garcıa, E. (2001). Detectando fallas mediante redundancia analıtica. Ingenierıas,

4(11):43–48.

Allmeling, J. (2004). A control structure for fast harmonics compensation in active filters.

IEEE Transactions on Power Electronics, 19(2):508–514.

Alquicira, J. A., Sanchez, A. C., Valdes, L. G. V., Rodrıguez, M. A., y Mendez, R. A.

(2011). Analisis de un inversor multinivel en cascada con tolerancia a fallas en cascada

con tolerancia a fallas. Ingenierıa e Investigacion, 31(3):66–79.

81

82 BIBLIOGRAFıA

An, Q.-T., Sun, L.-Z., Zhao, K., y Sun, L. (2011). Switching function model-based fast-

diagnostic method of open-switch faults in inverters without sensors. IEEE Transac-

tions on Power Electronics, 26(1):119–126.

Andres, S. y Castro, B. (2013). Sistema de monitoreo inteligente para detectar fallas en

inversor multinivel. Tesis de maestria, Pontifica Universidad Catolica de Chile.

Bao, C., Ruan, X., Wang, X., Li, W., Pan, D., y Weng, K. (2014). Step-by-step controller

design for lcl-type grid-connected inverter with capacitor–current-feedback active-

damping. IEEE Transactions on Power Electronics, 29(3):1239–1253.

Barbosa, P., Rolim, L., Watanabe, E., y Hanitsch, R. (1998). Control strategy for grid-

connected dc-ac converters with load power factor correction. IEE Proceedings-

Generation, Transmission and Distribution, 145(5):487–492.

Barcenas, E. (2002). Analisis y desarrollo de un inversor multinivel. Centro Nacional de

Investigacion y Desarrollo Tecnologico.

Barrenetxea Pascual, A. (2014). Sistema fotovoltaico aislado: inversor monofasico.

Blanco, M. A. R. (2009). Desarrollo e Implementacion de un Sistema de Inversor-Motor

Tolerante a Fallas Basado en la Medicion de la Senal de Compuerta del IGBT. Tesis

doctoral, CENIDET.

Blanke, M., Kinnaert, M., Lunze, J., Staroswiecki, M., y Schroder, J. (2006). Diagnosis

and fault-tolerant control, volumen 691. Springer.

Bolognani, S., Zordan, M., y Zigliotto, M. (2000). Experimental fault-tolerant control of

a pmsm drive. IEEE Transactions on Industrial Electronics, 47(5):1134–1141.

Camacho, E. F. y Alba, C. B. (2013). Model predictive control. Springer Science & Business

Media.

Castilla, M., Miret, J., Camacho, A., Matas, J., y de Vicuna, L. G. (2013). Reduction

of current harmonic distortion in three-phase grid-connected photovoltaic inverters

BIBLIOGRAFıA 83

via resonant current control. IEEE transactions on industrial electronics, 60(4):1464–

1472.

Castilla, M., Miret, J., Matas, J., de Vicuna, L. G., y Guerrero, J. M. (2009). Control

design guidelines for single-phase grid-connected photovoltaic inverters with dam-

ped resonant harmonic compensators. IEEE Transactions on industrial electronics,

56(11):4492–4501.

Chen, J. y Patton, R. J. (2012). Robust model-based fault diagnosis for dynamic systems,

volumen 3. Springer Science & Business Media.

Chen, Y.-K., Yang, C.-H., y Wu, Y.-C. (2002). Robust fuzzy controlled photovoltaic

power inverter with taguchi method. IEEE Transactions on Aerospace and Electronic

Systems, 38(3):940–954.

Cordova Ake, M. G. (2012). Implementacion de la Tecnica de Modulacion IPDPWM

usada como Metodo de Reconfiguracion en un Inversor Multinivel. Tesis de maestria,

Centro Nacional de Investigacion y Desarrollo Tecnologico.

Cortes, P., Kazmierkowski, M. P., Kennel, R. M., Quevedo, D. E., y Rodrıguez, J. (2008).

Predictive control in power electronics and drives. IEEE Transactions on industrial

electronics, 55(12):4312–4324.

Cortes, P., Rodriguez, J., Silva, C., y Flores, A. (2012). Delay compensation in model

predictive current control of a three-phase inverter. IEEE Transactions on Industrial

Electronics, 59(2):1323–1325.

Cortes, P., Wilson, A., Kouro, S., Rodriguez, J., y Abu-Rub, H. (2010). Model predictive

control of multilevel cascaded h-bridge inverters. IEEE Transactions on Industrial

Electronics, 57(8):2691–2699.

Datta, R. y Ranganathan, V. (2001). Direct power control of grid-connected wound ro-

tor induction machine without rotor position sensors. IEEE Transactions on Power


84 BIBLIOGRAFıA

Espinosa, E., Espinoza, J., Rohten, J., Silva, J., Munoz, J., y Melın, P. (2015). Finite

control set model predictive control with reduced switching frequency applied to multi-

cell rectifiers. En Industrial Technology (ICIT), 2015 IEEE International Conference

on, pp. 2261–2267. IEEE.

Fard, N. (2013). Finite control set model predictive control in power converters. Master

of Science Thesis, Norwegian University of Science and Technology, Department of

Electric Power Engineering.

Fard, R. N., Nademi, H., y Norum, L. (2013). Analysis of a modular multilevel inverter

under the predicted current control based on finite-control-set strategy. En Electric

Power and Energy Conversion Systems (EPECS), 2013 3rd International Conference

on, pp. 1–6. IEEE.

Fischer, J. R., Gonzalez, S. A., Herran, M. A., Judewicz, M. G., y Carrica, D. O.

(2014). Calculation-delay tolerant predictive current controller for three-phase in-

verters. IEEE Transactions on Industrial Informatics, 10(1):233–242.

Frank, P. M. (1990). Fault diagnosis in dynamic systems using analytical and knowledge-

based redundancy: A survey and some new results. automatica, 26(3):459–474.

Galarza Galarza, J. C. (2012). Diseno e implementacion del sistema de control de un inver-

sor multinivel de fuentes independientes, por medio de modulacion vectorial espacial.

Technical report.

Gertler, J. (1991). Analytical redundancy methodsin failure detection and isolation. Au-

tomatica, 26:381–388.

Gertler, J. (1998). Fault detection and diagnosis in engineering systems. CRC press.

Gertler, J. J. (1988). Survey of model-based failure detection and isolation in complex

plants. IEEE Control systems magazine, 8(6):3–11.

BIBLIOGRAFıA 85

Hao, X., Yang, X., Liu, T., Huang, L., y Chen, W. (2013). A sliding-mode controller with

multiresonant sliding surface for single-phase grid-connected vsi with an lcl filter.

IEEE Transactions on Power Electronics, 28(5):2259–2268.

He, N., Xu, D., Zhu, Y., Zhang, J., Shen, G., Zhang, Y., Ma, J., y Liu, C. (2013). Weigh-

ted average current control in a three-phase grid inverter with an lcl filter. IEEE


Hu, Y., Deng, Y., Liu, Q., y He, X. (2014). Asymmetry three-level gird-connected current

hysteresis control with varying bus voltage and virtual oversample method. IEEE


Huerta, J. M. E., Castello, J., Fischer, J. R., y Garcıa-Gil, R. (2010). A synchronous refe-

rence frame robust predictive current control for three-phase grid-connected inverters.

IEEE Transactions on Industrial Electronics, 57(3):954–962.

Isermann, R. (2000). Diagnosis methods for electromechanical components. IEEE Indus-

trial Electronics Society Newsletter, pp. 5–8.

Isermann, R. y Balle, P. (1997). Trends in the application of model-based fault detection

and diagnosis of technical processes. Control engineering practice, 5(5):709–719.

Jia, Y., Zhao, J., y Fu, X. (2014). Direct grid current control of lcl-filtered grid-connected

inverter mitigating grid voltage disturbance. IEEE Transactions on Power Electro-

nics, 29(3):1532–1541.

Juarez Abad, J. A. (2012). Control GPI de seguimiento de voltaje de un inversor mul-

tinivel monofasico: una implementacion en FPGA. Tesis de maestria, Universidad

Tecnologica de la Mixteca.

Judewicz, M., Fischer, J., Herran, M., Gonzalez, S., y Carrica, D. (2013). A robust model

predictive control for grid-connected voltage-source inverters. IEEE Latin America

Transactions, 11(1):27–33.

86 BIBLIOGRAFıA

Judewicz, M. G. (2016). Control predictivo generalizado de inversores conectados a red.

Tesis doctoral, Universidad Nacional de Mar del Plata. Facultad de Ingenierıa; Ar-

gentina.

Kazmierkowski, M. P. y Malesani, L. (1998). Current control techniques for three-phase

voltage-source pwm converters: A survey. IEEE Transactions on industrial electronics,

45(5):691–703.

Kwak, S., Yoo, S.-J., y Park, J. (2014). Finite control set predictive control based on

lyapunov function for three-phase voltage source inverters. IET Power Electronics,

7(11):2726–2732.

Li, Y., Vilathgamuwa, D. M., y Loh, P. C. (2004). Design, analysis, and real-time testing of

a controller for multibus microgrid system. IEEE Transactions on power electronics,

19(5):1195–1204.

Lidozzi, A., Calzo, G. L., Solero, L., y Crescimbini, F. (2013). Integral-resonant control

for stand-alone voltage source inverters. IET Power Electronics, 7(2):271–278.

Lin, C.-Y. y Liu, Y.-C. (2012). Precision tracking control and constraint handling of

mechatronic servo systems using model predictive control. IEEE/ASME Transactions

on Mechatronics, 17(4):593–605.

Liserre, M., Teodorescu, R., y Blaabjerg, F. (2006). Multiple harmonics control for three-

phase grid converter systems with the use of pi-res current controller in a rotating

frame. IEEE Transactions on power electronics, 21(3):836–841.

Maldonado Martınez, G. (2013). Diseno e implementacion de un inversor multinivel, de

cinco niveles. Tesis de maestria, Universidad Nacional Autonoma de Mexico.

Moon, H.-T. y Youn, M.-J. (2001). Predictive current control for pmsm with consideration

of calculation delay. Electronics Letters, 37(24):1488–1489.

BIBLIOGRAFıA 87

Morari, M. y Zafiriou, E. (1989). Robust process control, volumen 488. Prentice hall

Englewood Cliffs, NJ.

Moreno, J. C., Huerta, J. M. E., Gil, R. G., y Gonzalez, S. A. (2009). A robust predic-

tive current control for three-phase grid-connected inverters. IEEE Transactions on

Industrial Electronics, 56(6):1993–2004.

Neris, A., Vovos, N., y Giannakopoulos, G. (1999). A variable speed wind energy conversion

scheme for connection to weak ac systems. IEEE Transactions on Energy Conversion,

14(1):122–127.

Peuget, R., Courtine, S., y Rognon, J.-P. (1998). Fault detection and isolation on a pwm

inverter by knowledge-based model. IEEE Transactions on Industry Applications,

34(6):1318–1326.

Phan, V.-T. y Lee, H.-H. (2011). Improved predictive current control for unbalanced

stand-alone doubly-fed induction generator-based wind power systems. IET Electric

Power Applications, 5(3):275–287.

Prodanovic, M. y Green, T. C. (2003). Control and filter design of three-phase inverters

for high power quality grid connection. IEEE transactions on Power Electronics,

18(1):373–380.

Puig, V., Quevedo, J., Escobet, T., Morcego, B., y Ocampo, C. (2004a). Control tolerante

a fallos (parte i): Fundamentos y diagnostico de fallos. Revista Iberoamericana de

automatica e informatica industrial, 1(1):15–31.

Puig, V., Quevedo, J., Escobet, T., Morcego, B., y Ocampo, C. (2004b). Control to-

lerante a fallos (parte ii): mecanismos de tolerancia y sistema supervisor. Revista

Iberoamericana de Automatica e Informatica Industrial, 1(2):5–21.

Rivera, M., Yaramasu, V., Llor, A., Rodriguez, J., Wu, B., y Fadel, M. (2013). Digital

predictive current control of a three-phase four-leg inverter. IEEE Transactions on


88 BIBLIOGRAFıA

Rodrıguez, E. F. (2014). Analisis y Diseno de un Circuito de Deteccion de Fallas a traves

de las Senales de Compuerta. Tesis de maestria.

Rodriguez, J., Kazmierkowski, M. P., Espinoza, J. R., Zanchetta, P., Abu-Rub, H., Young,

H. A., y Rojas, C. A. (2013). State of the art of finite control set model predictive

control in power electronics. IEEE Transactions on Industrial Informatics, 9(2):1003–

1016.

Rodriguez, J., Lai, J.-S., y Peng, F. Z. (2002). Multilevel inverters: a survey of topologies,

controls, and applications. IEEE Transactions on industrial electronics, 49(4):724–

738.

Shang, L., Sun, D., y Hu, J. (2011). Sliding-mode-based direct power control of grid-

connected voltage-sourced inverters under unbalanced network conditions. IET power

electronics, 4(5):570–579.

Sharma, R., Nesic, D., y Manzie, C. (2013). Sampled data model predictive idle speed

control of ultra-lean burn hydrogen engines. IEEE Transactions on Control Systems

Technology, 21(2):538–545.

Shen, G., Zhu, X., Zhang, J., y Xu, D. (2010). A new feedback method for pr current

control of lcl-filter-based grid-connected inverter. IEEE Transactions on Industrial

Electronics, 57(6):2033–2041.

Singh, M. y Chandra, A. (2013). Real-time implementation of anfis control for renewable

interfacing inverter in 3p4w distribution network. IEEE Transactions on Industrial


Sultana, W. R., Sahoo, S. K., Saikiran, K. S., Reddy, G. R., y Reddy, P. H. (2016). A

computationally efficient finite state model predictive control for cascaded multilevel

inverter. Ain Shams Engineering Journal, 7(2):567–578.

BIBLIOGRAFıA 89

Suul, J. A., Ljokelsoy, K., Midtsund, T., y Undeland, T. (2011). Synchronous reference

frame hysteresis current control for grid converter applications. IEEE transactions on

industry applications, 47(5):2183–2194.

Theilliol, D., Sauter, D., y Ponsart, J. (2003). A multiple model based approach for fault

tolerant control in non-linear systems. IFAC Proceedings Volumes, 36(5):149–154.

Trinh, Q.-N. y Lee, H.-H. (2014). An enhanced grid current compensator for grid-connected

distributed generation under nonlinear loads and grid voltage distortions. IEEE Tran-

sactions on Industrial Electronics, 61(12):6528–6537.

Twining, E. y Holmes, D. G. (2003). Grid current regulation of a three-phase voltage

source inverter with an lcl input filter. IEEE Transactions on Power Electronics,

18(3):888–895.

Vargas Mendez, R. A. (2011). Convertidor multinivel en cascada con emulacion de fallas

en circuito abierto en los interruptores. Tesis de maestria, Cenidet.

Vazquez, S., Leon, J. I., Franquelo, L. G., Rodriguez, J., Young, H. A., Marquez, A., y

Zanchetta, P. (2014). Model predictive control: A review of its applications in power

electronics. IEEE Industrial Electronics Magazine, 8(1):16–31.

Wang, D., Glavic, M., y Wehenkel, L. (2014). Trajectory-based supplementary damping

control for power system electromechanical oscillations. IEEE Transactions on Power

Systems, 29(6):2835–2845.

Wang, F., Duarte, J. L., y Hendrix, M. A. (2011). Pliant active and reactive power control

for grid-interactive converters under unbalanced voltage dips. IEEE transactions on

power electronics, 26(5):1511–1521.

Wu, F., Feng, F., Luo, L., Duan, J., y Sun, L. (2015). Sampling period online adjusting-

based hysteresis current control without band with constant switching frequency.

IEEE Transactions on Industrial Electronics, 62(1):270–277.

90 BIBLIOGRAFıA

Wu, F., Zhang, L., y Wu, Q. (2013). Simple unipolar maximum switching frequency

limited hysteresis current control for grid-connected inverter. IET Power Electronics,

7(4):933–945.

Yaramasu, V., Wu, B., y Chen, J. (2014). Model-predictive control of grid-tied four-

level diode-clamped inverters for high-power wind energy conversion systems. IEEE


Zeng, Q. y Chang, L. (2008). An advanced svpwm-based predictive current controller

for three-phase inverters in distributed generation systems. IEEE Transactions on


Centro Nacional de Investigación y Desarrollo Tecnológico\Dedico este trabajo de tesis a: "Dios,...

Documents

Transcript of Centro Nacional de Investigación y Desarrollo Tecnológico\Dedico este trabajo de tesis a: "Dios,...