Circuitos Sumadores de Numeros Naturales

Universidad del Valle Sistemas Digitales I

CIRCUITOS SUMADORES

DE NÚMEROS NATURALES

Mario Vera Lizcano

Sistemas Digitales I


CIRCUITOS SUMADORES

DE NÚMEROS NATURALES.

Sumadores

Restadores

Construcción a nivel de compuerta

Construcción a nivel de registro


Sumadores


Sumador de 1 Bit (full-Adder)

Función Combinacional, expresión algebraica, Símbolo y Circuito a nivel de compuertas


Sumador de 1 Bit (full-Adder) (cont)

http://users-tima.imag.fr/cis/guyot/Cours/Oparithm/english/Additi.htm


Operación de suma con carry propagado (8 bits)


Sumador de Propagación del Acarreo

Circuito sumador de n bits

Circuito sumador de 16 bits: http://users-tima.imag.fr/cis/guyot/Cours/Oparithm/english/Additi.htm


Sumador con Carry en Adelanto (CLA)


Sumador con Carry en Adelanto (CLA) (cont)

Cálculo del carry en adelanto para i = 0,1,2,3



Sumador CLA de 4 bits a nivel de compuertas



Combina Carry en adelanto y Propagación del Acarreo



Sumador de 16 bits que utiliza generador CLA


Sumador Condicional

Etapa sumadora que selecciona la suma correcta


Sumador Condicional (cont)

Algoritmo para la Suma Condicional de dos operandos X,Y de 8 bits


Sumador de Carry Salvado (CSA)

Sumador de carry salvado (CSA) de cuatro operandos X,Y,Z,W de 4 bits c/u


Sumador de Carry Salvado (CSA) (cont)

Contador (3,2): Bloque constructivo del CSA

Número de niveles para el árbol CSA en función del

número de operdores K



a) Sumador de carry salvado (CSA) de seis operandos X1,X2,X3,X4,X5,X6 de n bits

b) Unidad sumadora CSA de 6 bits



Contador (7,3) a partir de contadores (3,2)



Compresor (4,2)



Compresor (7,2) con dos carry de entrada y dos carrys de salida


Circuito Sumador en Quartus II

Megafunción LPM_ADD_SUB: Símbolo y puertos (EDA: Block Diagram)


Circuito Sumador en Quartus II (cont)

Megafunción LPM_ADD_SUB: Configuración del menú de puertos



Megafunción LPM_ADD_SUB: Configuración del menú de parametros



Megafunción LPM_ADD_SUB: Reporte de Síntesis (EDA: Compilation Report)



Megafunción LPM_ADD_SUB: Síntesis de la megafunción, Nivel de Registro (EDA: RTL viewer)



Megafunción LPM_ADD_SUB: Logic array blocks (LABs) (EDA: Chip Planner)



Megafunción LPM_ADD_SUB: Logic array blocks (LABs) vs Logic elements (LEs) (EDA: Chip Planner)



Megafunción LPM_ADD_SUB: Logic element (LE), modo arimético (EDA: Chip Planner)



Megafunción LPM_ADD_SUB: Parametros del Logic element (LE),

modo arimético (EDA: Chip Planner)


Operación de Suma en Matlab


Unidad Aritmética Lógica (ALU) a partir de Sumadores

Unidad Aritmética Lógica de 4 bits (ALU-4)


Restadores


Restador de 1 Bit

Función Combinacional, expresión algebraica, Símbolo y Circuito a nivel de compuertas


Operación de resta con borrow propagado (8 bits)


Restador de Propagación del borrow

Restador de n bits


Circuito Restador en Quartus II

Megafunción LPM_ADD_SUB: Símbolo y puertos (EDA: Block Diagram)


Circuito Restador en Quartus II (cont)

Tarea: Realizar en Quartus el mismos procedimiento indicado en el caso del sumador con el fin de construir el restador


Lecturas

John Wakerly. “Diseño Digital, Principios y Prácticas”. Tercera Edición

ISBN: 970-17-0404-5

Páginas 32 – 34; Páginas 430 – 443;

Israel Koren “Computer Arithmetic Algorithms”, 2nd Edition, A K Peters, 2002

ISBN: 1568811608;

Biblioteca (General): 0287915 ó 0291943

Páginas 93 – 102; 124 – 132; 159 – 160

ALTERA “Logic Elements and Logic Array Blocks in the Cyclone III Device Family”

http://www.altera.com/literature/hb/cyc3/cyc3_ciii51002.pdf

Páginas 1 – 7

Circuitos Sumadores de Numeros Naturales

Documents

Transcript of Circuitos Sumadores de Numeros Naturales