Comunicacionserial FPGA Paper
-
Upload
michael-ssermeo -
Category
Documents
-
view
214 -
download
0
Transcript of Comunicacionserial FPGA Paper
-
7/25/2019 Comunicacionserial FPGA Paper
1/5
-
7/25/2019 Comunicacionserial FPGA Paper
2/5
2
Ilustracin 1. Caractersticas VHDL (LDD, 2008)
UART
Es un dispositivo que enva datos paralelos sobre una lneaserie. El significado de las siglas UART es UniversalAsynchronous Receiver and Transmitter.
Ilustracin 2. CaractersticasUART en FPGA
UART est formado por cuatro grandes bloques:
Baud Rate Generator.- realiza varias divisiones defrecuencia.
Transmisor
Receptor Filtro antirrebote.- sirve para limpiar la seal de ruido
elctrico que se produce al pulsar un botn.
Manejo de Puerto Serial con Java
API Java Communications
Permite a las aplicaciones hacer conexiones a travs de lospuertos en serie y paralelo para entornos de Linux y Windows,posee varias clases que permiten tratar variosniveles deprogramacin
Ilustracin3.Manejo del puerto serial con Java
IV. PREREQUISITOS
Computador con sistema operativo de 32 bits o 64
bits.
Windows XP o Windows 7.
Netbeans 7.0.1 o posterior instalado en el
computador
JDK 6.0 de 32 bits.
Api de comunicaciones para Java instalado.
Software ISE de Xilinx
V. CONFIGURACIN1. El programa iniciaran con la siguiente interfaz.
Ilustracin 4. Interfaz grfica Computador
2. Modificar los Sliders para desplegar lo requerido, yasea un nmero o una letra:
Ilustracin 5: Ejemplo Funcionamiento - Letra C
-
7/25/2019 Comunicacionserial FPGA Paper
3/5
3
3. Presionar el pulsador nmero 1 del mdulo con 8botones, este enviar el mensaje VLSI2-2016 desdela FPGA hacia el computador.
Ilustracin 6: Pulsador Nmero Uno
4. Observar el nmero de veces que ha sido presionadoel pulsador en la pantalla del computador
Ilustracin 7: Visualizacin Accin Pulsador
VI. DESARROLLO
Diagrama de bloques
Ilustracin 8. Diagrama de bloques
Diagrama de caso de uso
Usuario
Modifica los sliders de la
interfaz grfica de la PC
FPGA
Enva el mensaje
VLSI2-2016 a la PC
Muestra en los displays lo
seleccionado en los sliders
Observa los displays y la
interfaz grfica
Presiona el pulsador
PC
Enva un cdigo a la FPGA por el puerto serie
segn lo seleccionado en los sliders
Muestra en la interfaz grfica el
nmero de veces que se ha
presionado el pulsador
Recibe un cdigo de la
PC por el puerto serie
Recibe un el mensaje
VLSI2-2016 de la FPGA por el
puerto serie
Ilustracin 9. Diagrama de Casos de Uso
Diagrama Esquemtico
clk
SERIAL
key_input
rst
rxd
en(3:0)
seg_data(7:0)
txd
Ilustracin 10. Diagrama esquemtico
Para este proyecto se utilizan tres mdulos que vienenincluidos en la FPGA modular
El primer mdulo es el que contiene cuatro displaysde 8 segmentos (incluyendo el punto decimal), de loscuales slo se utilizan 7 segmentos para desplegar losdgitos enviados por el computador.
El segundo mdulo es el de ocho pulsadores de loscuales slo se utilizar uno, el primero, este sirvepara poder enviar un mensaje hacia el computador.
El tercer mdulo es el USB UART, este realiza deinterfaz el conector USB del computador a los pinesnecesarios para realizar la comunicacin serial.
VII. CONCLUSIONES
Se debe tomar en cuenta que la velocidad de
transmisin de 9600 baudios esta debe ser igual tanto
en la tarjeta como en la aplicacin.
Se utiliz Netbeans para la programacin en java,previamente se deben instalar ciertos paquetes y
obtener libreras con las cuales se logra la
comunicacin serial entre la tarjeta y el ordenador.
La integracin de una comunicacin serial junto con
otras aplicaciones, permite que las mismas aumenten
su robustez, logrando grandes prestaciones y
funciones especficas adems de un trabajo conjunto
de las aplicaciones.
La compatibilidad de la FPGA con diferente software
incrementa el nmero de aplicaciones que se puede
realizar con la tarjeta utilizando otros lenguajes deprogramacin, en este caso se lo realiz a travs de
JAVA.
IV. RECOMENDACIONES
Es recomendable utilizar la comunicacin serial en Windows
7 de 32 bits, debido a una serie de errores y alertas en
-
7/25/2019 Comunicacionserial FPGA Paper
4/5
4
Windows 8, adems que el driver para el cable Serial es difcil
de encontrar para esta versin de Windows.
Revisar los ejemplos que se encuentran en Nacional
Instruments de programacin para la FPGA, usndolos como
gua por parte de los programadores en la realizacin de
diversas aplicaciones.
Comprobar que tanto receptor como transmisor tengas sus
puertos habilitados para que la comunicacin sea posibles
Se recomienda encender la tarjeta, y despus conectar elpuerto USB-SERIAL de programacin desde la PC a la tarjeta.
Verificar el correcto funcionamiento del cable USB-SERIAL
UART RS232 instalando el controlador adecuado,
estableciendo los parmetros de comunicacin mediante el
Hyperterminal.
V.REFERENCIAS
[1] Ansari, H. K., & Farooqi, A. S. (2012). Design Of High
Speed Uart For Programming Fpga. InternationalJournal Of Engineering And Computer Science , 28-36.
[2] Borensztejn, P. (2011). DcUba. Recuperado el 20 dediciembre de 2015, dehttp://www.dc.uba.ar/materias/disfpga/2011/c2/descargas/UART.pdf
[3] LDD. (agosto de 2008). ScEhu. Recuperado el 20 dediciembre de 2015, dehttp://www.sc.ehu.es/acwarila/LDD/Teoria/VHDL.pdf
[4] Wikipedia, [En lnea]. Available:http://es.wikipedia.org/wiki/Java_EE. [ltimo acceso:28 Febrero 2015].
[5] Rodriguez, J. (24 de marzo de 2012). Uocommons.Recuperado el 20 de diciembre de 2015, dehttp://upcommons.upc.edu/bitstream/handle/2099.1/14840/memoria.pdf?sequence=1
[6] Singh, P., Pandey, B., Kumar, T., & Das, T. m. (2014).Output load capacitance based low powerimplementation of UART on FPGA. ComputerCommunication and Informatics, 1-4.
[7] Wakhle, G., Aggarwal, I., & Gaba, S. (2012). Synthesisand Implementation of UART Using VHDL Codes.Computer, Consumer and Control , 1-3.
[8] Wang, Y., & Song, K. (2011). A new approach to realizeUART. Electronic and Mechanical Engineering andInformation Technology , 2749 - 2752.
[9] Yi-yuan, F., & Xue-jun, C. (2011). Design and Simulationof UART Serial Communication Module Based on VHDL.Intelligent Systems and Applications , 1-4.
-
7/25/2019 Comunicacionserial FPGA Paper
5/5
5
Celena Karina Betancourt Mediavilla
naci en Quito, Ecuador, el 7 de enero
de 1995. Estudio su primaria en la
Escuela Unin Nacional de Educadores
(UNE). Se gradu en el Colegio HipatiaCrdenas de Bustamante de bachiller
tcnico en la especialidad de
Electr6nica Bsica y Fsico -Matemtico. Actualmente estudia
Ingeniera en Electrnica Automatizacin y Control en la
universidad de las Fuerzas Armadas ESPE, en sexto nivel. En la
actualidad no ejerce ningn trabajo remunerado debido a sus
estudios.
Jonathan Alexis ZapataSinaluisa nacien Quito, Ecuador el 31 de Agosto del1993.
Se gradu en el Instituto Nacional Meja
con el ttulo de bachiller en Fsico-Matemtico y actualmente estudiaIngeniera en Electrnica yTelecomunicaciones en la Universidadde las Fuerzas Armadas ESPE.
Actualmente no ejerce ningn trabajo remunerado debido asus estudios
Gareth Espinoza, naci el 25 de Mayo de1992 en la ciudad de Quito-Ecuador. Segradu en el Colegio San Gabrieladquiriendo el ttulo de Bachiller Fsico-Matemtico. Actualmente se encuentraestudiando en la Universidad de lasFuerzas Armadas ESPE la carrera de
Ingeniera Electrnica enAutomatizacin y Control
David Segarra Vsconeznaci en Quito,Ecuador, el 11 de Junio de 1994. Segradu como bachiller en laespecialidad de fsico matemtico en elColegio Municipal Experimental"Sebastin de Benalczar en Quito,
provincia de Pichincha en el 2012,termin la suficiencia en ingles en ESPEidiomas en el ao 2014.
Debido a sus estudios no ha ejercidoprofesionalmente, actualmente estudia Ingeniera enElectrnica Automatizacin y Control en la Universidad de lasFuerzas Armadas - ESPE desde el ao 2012 cursando el sextonivel de la carrera.