2o Ingeniera de Telecomunicacion. Segundo Cuatrimestre

LABORATORIO DE ELECTRONICA

PRACTICA 6

Sntesis Secuencial II: Contadores

Material necesario:

Circuitos integrados: 2 - 74LS76AN1 - 74LS001 - 74LS48

1 - 74LS93A1 - 74LS151

Resistencias: 7 - 1KOtros: 1 - Display 7 segmentos

1. Introduccion

El circuito integrado 74LS76AN tiene dos flip-flop JK disparados por flanco negativo.Ambos flip-flop son completamente independientes (solo comparten la alimentacion) y tie-nen ademas de las entradas y salidas habituales, dos entradas asncronas de inicializacion(PRE) y puesta a cero (CLR).

Con estos modulos basicos, se pueden disenar una gran cantidad de bloques funciona-les mas complejos, entre los que destacan por su amplia utilizacion los contadores. Dentrode esta categora existen a su vez una enorme variedad: secuencias completas, secuenciastruncadas, secuencia binaria o BCD, secuencia en codigo Gray, secuencias incompletas(por ejemplo, contar numeros impares o primos), contadores bidireccionales (ascenden-te/descendente), contadores conectados en cascada, etc. Muchos de ellos existen a su vezimplementados en un mismo circuito integrado MSI o LSI.

En esta practica vamos a disenar e implementar tres ejemplos de contadores cons-truidos a partir de circuitos 74LS76AN y algunas puertas logicas adicionales (NAND del74LS00). Tambien utilizaremos para visualizar la cuenta un decodificador BCD-7 segmen-tos 74LS48 y el correspondiente display de catodo comun.

2. Caracterizacion del flip-flop JK: tabla de transi-

ciones

Utilizando uno de los flip-flop JK del 74LS76AN, comprobar:

1

1. La tabla de verdad. Para ello, alimentar el circuito (atencion a las entradas dealimentacion VCC y GND, que estan en los pines 5 y 13 respectivamente, diferentes

a la configuracion habitual en otros circuitos integrados), conectar las senales PREy CLR a alta, e introducir secuencialmente combinaciones de senales altas y bajas(HH, HL, LL y LH) en las entradas J y K, comprobando como vara la salida Q.Para visualizar las salidas utilizar el osciloscopio.

2. La tabla de transiciones. Para producir la transicion es necesario introducir una senalde reloj por la entrada CLK, que deberemos conseguir con el generador de ondas(obtener una senal cuadrada que oscila entre 0 y 5V, utilizando el offset1 comomedio para ajustar la senal cuadrada), utilizar una frecuencia baja. Para visualizarlas salidas se hara uso del osciloscopio.

3. Contador-divisor asncrono de dos bits

Implementar, usando un circuito integrado 74LS76AN, el esquema de la Figura 1perteneciente a un contador-divisor asncrono de dos bits:

J

CLK

K

Q1Q0

VH

J

CLK

K

Figura 1: Contador-divisor asncrono de dos bits

Una vez implementado el circuito, introducir una senal de reloj y visualizarla en elosciloscopio, comparandola alternativamente con las salidas Q0 y Q1. Con ello,

1. Medir el retardo de las salidas Q0 y Q1 comparandolas con el flanco del reloj.Comentar el resultado. Cual es el retardo de un solo flip-flop?Cual es el retardoacumulado?

2. Comparar las frecuencias obtenidas en las salidas Q0 y Q1. Cual es la relacion defrecuencias?

3. Construir una tabla en la que aparezca la secuencia suministrada por Q0 y Q1.Cuantos estados dispone el contador?

4. Por que se dice que es asncrono?

1Aunque el generador de funciones dispone de una salida TTL (oscilante entre 0 y 5V) es convenienteacostumbranos a usar el offset como medio de generar senales de reloj

2

4. Contador-divisor sncrono de tres bits

Implementar, usando dos circuitos integrados 74LS76AN, el siguiente esquema de uncontador-divisor sncrono de tres bits (utilizar dos puertas NAND del 74LS00 para imple-mentar la puerta AND que aparece en la Figura 2):

VH

J

CLK

K

Q0J

CLK

K

Q1 J

CLK

K

Q2

CLK

Figura 2: Contador-divisor sncrono de 3 bits

Una vez implementado el circuito, introducir una senal de reloj y visualizarla en elosciloscopio, comparandola alternativamente con las salidas Q0, Q1 y Q2. Con ello,

1. Medir el retardo de las salidas Q0, Q1 y Q2 comparandolas con el flanco del reloj.Comentar el resultado. Se trata de un circuito sncrono? Como influye el retar-do introducido por las puertas NAND utilizadas? Que diferencia hay respecto alcontador asncrono del apartado anterior?

2. Comparar mediante un cronograma las frecuencias obtenidas en las salidas Q0, Q1y Q2. Cual es la relacion de frecuencias?

3. Construir una tabla en la que aparezca la secuencia suministrada por Q0, Q1 y Q2.

4. Conectar las salidas Q0, Q1 y Q2 a las entradas del decodificador 74LS48 (la entradaD debe conectarse a baja) y las salidas de este a un display de siete segmentos (usan-do resistencias de proteccion a sus entradas) para visualizar la secuencia numerica.Para ello, utilizar una frecuencia baja (alrededor de 1Hz) en la senal de reloj.

5. Contador de decadas asncrono

Implementar, usando dos circuitos integrados 74LS76AN y una puerta NAND del74LS00 el siguiente esquema (ver Figura 3 de un contador de decadas asncrono, en el quese utiliza la entrada CLR de los flip-flops para truncar la secuencia:

Una vez implementado el circuito, introducir una senal de reloj y visualizarla en elosciloscopio, comparandola alternativamente con las salidas Q0, Q1, Q2 y Q3. Con ello,

1. Explique el funcionamiento del contador y como se trunca la secuencia? Que papelhace la puerta NAND?

2. Construir una tabla en la que se muestre la secuencia de las salidas Q0, Q1, Q2 yQ3.

3

JCLK

K

Q0J

CLK

K

Q1 JQ2

CLK

K

Q3

CLR

K

CLK

J

VH

Figura 3: Contador de decadas asncrono

3. Conectar las salidas Q0, Q1, Q2 y Q3 a las entradas del decodificador 74LS48 y lassalidas de este a un display de siete segmentos (usando resistencias de proteccion asus entradas) para visualizar la secuencia numerica. Para ello, utilizar una frecuenciabaja (alrededor de 1Hz) en la senal de reloj.

4. Intentar visualizar en el osciloscopio el glitch que se produce al truncar la secuencia.Usar, por ejemplo, la senal Q1. Explique la existencia del glitch.

5. Implementar un contador asncrono modulo 12 (0000 a 1011). Visualizar posiblesglitches mediante el osciloscopio y explicar su existencia.

6. Utilizacion del contador integrado 74LS93A: dife-

rentes configuraciones para truncar la secuencia

El circuito integrado 74LS93A es un contador asncrono binario de 4 bits muy utilizadogracias a su versatilidad, ya que mediante el uso de las dos entradas de reloj (CLKA yCLKB) y las dos entradas R0(1) y R0(2) se puede truncar la secuencia en cualquier valorentre 0 y 16.

74LS93A 74LS93A 74LS93A

CLKACLKBR0(1)

CLKACLKBR0(1)R0(2)

Q0Q1 Q3Q2 Q0Q1Q2Q3 Q0Q1Q2Q3

CLKACLKBR0(1)R0(2)R0(2)

Figura 4: Diferentes configuraciones para truncar la cuenta del contador 74LS93A

1. Con ayuda de la hoja de especificaciones del anexo, montar las tres configuracionesque truncan la secuencia del contador en 5, 10 y 16. Razonar por que se truncala secuencia para esos modulos mediante las conexiones que se indican. (NOTA:solo es necesario conectar CLKA a la senal de reloj externa, ya que CLKB vienecontrolada por Q0 en todos los casos).

4

2. Para cada una de las tres configuraciones anteriores, visualizar en el osciloscopiocada uno de los cuatro bits de salida frente a la senal de reloj CLKA. Realizar unagrafica en la que se represente cada uno de los bits frente al tiempo, para al menosun modulo completo en cada configuracion.

3. Conectar la salida del contador configurado para modulo 5 y visualizar la cuentaen el display de siete segmentos utilizando el decodificador 74LS48 (no olvidar lasresistencias de proteccion del display).

4. Cambiar las conexiones del contador (realizar un esquema previo de las mismas)para configurarlo para modulo 6, visualizar la cuenta en el display y comprobarcomo se trunca ahora la secuencia.

5. Mediante el osciloscopio, detectar y medir la anchura temporal del glitch que seproduce cuando se trunca la secuencia. Para ello, elegir de forma razonada cual delas tres configuraciones arriba indicada es optima para visualizar el glitch y utilizarla.

6. Disenar y montar un secundero que cuente de 00-59.

7. Conversion paralelo a serie

Muchos sistemas digitales procesan datos binarios en forma paralela (todos los bitssimultaneamente) porque es mas rapido. Sin embargo, cuando los datos se deben trans-mitir a grandes distancias, la configuracion en paralelo es indeseable porque se requiereun gran numero de lineas de transmision. Por este motivo, con frecuencia la informaciona transmitir (el dato) se convierte a forma serie antes de ser transmitida. Un metodo parallevar a cabo esta conversion paralelo serie, consiste en utilizar un multiplexor.

1. Disenar y montar un conversor paralelo/serie de 8 bits con un contador integrado74LS93 y un multiplexor 74LS151. Comprobar su funcionamiento convirtiendo eldato 10110101.

2. Dibuje la forma de onda de salida e identifique los bits de entrada en la salida.

3. Que bit se se transmite primero, el mas significativo o el menos significativo?

5