CTOSLOGICOS PAEM1.pdf
-
Upload
mnolasco2010 -
Category
Documents
-
view
217 -
download
0
Transcript of CTOSLOGICOS PAEM1.pdf
Los circuitos combinacionales se caracterizan
porque su salida depende solamente de la
combinación de los valores presentes en las
entradas; es decir, a una misma combinación de
entrada responden siempre con la misma salida.
Tienen muchas limitantes debido a que no son
capaces de reconocer el orden en que se van
presentando las combinaciones de entradas con
respecto al tiempo, es decir, no pueden reconocer
una secuencia de combinaciones, ya que no
poseen una manera de almacenar información
pasada: no poseen memoria.
Circuitos Secuenciales
Un circuito cuya salida depende no solo de
la combinación de entrada, sino también
de la historia de las entradas anteriores se
denomina Circuito Secuencial.
La historia de las entradas anteriores en
un momento dado se encuentra resumida
en el estado del circuito, el cual se
expresa en un conjunto de variables de
estado.
El nombre proviene de Delay (retardo), ya que su salida
es un reflejo de lo que hay en la entrada con un retardo de
un ciclo de clock
D
q
q’
Clock
D
q
q’
Clock
El circuito secuencial debe de ser capaz de
mantener su estado durante algún tiempo,
para ello se hace necesario el uso de
dispositivos de memoria.
Los dispositivos de memoria utilizados en
los circuitos secuenciales pueden ser tan
sencillos como un simple retardador
(inclusive, se puede usar el retardo natural
asociado a las compuertas lógicas) o tan
complejos como un circuito completo de
memoria denominado multivibrador
biestable o Flip Flop
En los circuitos secuenciales entra un factor
que no se había considerado en los
combinacionales, dicho factor es el tiempo.
Los circuitos secuenciales se clasifican de
acuerdo a la manera como manejan el
tiempo en :
•Circuitos secuenciales síncronos
•Circuitos secuenciales asíncronos.
Un circuito secuencial puede entenderse
como un circuito combinacional en el cual las
salidas dependen tanto de las entradas como
de las salidas en instantes anteriores, esto
implica una retroalimentación de las salidas
como se muestra en diagrama de la siguiente
figura
Circuito Secuencial Asíncrono
Los cambios de estado ocurren al ritmo natural
marcado por los retardos asociados a las
compuertas lógicas utilizadas en su
implementación, es decir, estos circuitos no usan
elementos especiales de memoria, pues se
sirven de los retardos propios (tiempos de
propagación) de las compuertas lógicas usados
en ellos.
Puede ocasionar algunos problemas de
funcionamiento, ya que estos retardos naturales
no están bajo el control del diseñador y además
no son idénticos en cada compuerta lógica.
Circuitos Secuenciales Síncronos
Sólo permiten un cambio de estado en los
instantes marcados por una señal de
sincronismo de tipo oscilatorio denominada
reloj.
Con esto se pueden evitar los problemas que
tienen los circuitos asíncronos originados por
cambios de estado no uniformes en todo el
circuito.
Modelo de Moore
Es un modelo de circuito secuencial. Consiste en dos
bloques de lógica combinacional más un bloque de
memoria.
La lógica de estado siguiente que define la manera
de generar las variables de estado a partir de las
entradas.
La lógica de salida que define la manera en que se
obtienen las salidas del circuito a partir de las
variables de estado
Las salidas sólo son función de las variables de
estado, es decir, del estado presente. Cuando en un
circuito, las salidas solo dependen de las variables
de estado, se les llama Salidas tipo Moore.
CIRCUITO SECUENCIAL – MODELO TIPO
MOORE CON FLIP FLOPS TIPO D
•Del circuito encontramos:
2
12
1211
qz
xqD
qxqqD
1 2
Este es un circuito de modelo
tipo Moore, ya que la salida
z,es una función del estado,
de los flip flops, y no de la
entrada x.
Modelo de Mealy
Es un modelo más completo de un circuito
secuencial, las salidas en instantes
anteriores están expresadas por un
conjunto de variables de estado.
De manera que las salidas actuales
dependen tanto de las entradas como de
las variables de estado las cuales son
guardadas en dispositivos de memoria.
Modelo de Mealy
Como puede verse, en el modelo de Mealy las
salidas en el instante presente pueden depender
tanto de las variables de estado (y por lo tanto del
estado presente) como de las entradas. A este tipo
de salidas se les llama Salidas tipo Mealy.
Circuitos Secuenciales
En general, un circuito secuencial puede
poseer salidas tanto tipo Mealy como tipo
Moore o sólo tipo Moore o puede inclusive
no tener dispositivos de memoria y
funcionar solamente con la “memoria”
asociada a los retardos naturales de las
compuertas lógicas.
Conceptos Fundamentales para
Analizar y Diseñar Circuitos
Secuenciales
Conceptos y terminología necesaria para el
análisis y diseño de los circuitos secuenciales:
• Diagrama de estado clásico
• Tabla de funcionamiento
• Tabla de estado o tabla característica
• Diagrama de tiempo
• Tabla de excitación
• Diagrama de flujo de estado o ASM (Algorithmic
State Machine)
Multivibradores Biestables
(Flip Flops)
Los circuitos secuenciales básicos que
funcionan también como unidades de
memoria elementales se denominan
multivibradores biestables (tienen dos
estados estables: alto y bajo), mas
conocidos como Flip Flops.
Consideraremos un circuito lógico secuencial
asíncrono fundamental llamado Flip Flop
Set Reset (FF-SR).
Aunque el FF-SR
posee dos
entradas (S y R) y
sólo una salida (Q),
es común la
implementación
que provee
además de Q su
versión
complementada Q
Diagrama de Bloques
Tabla de Funcionamiento Los fabricantes de los IC usan una tabla de
funcionamiento para describir la operación de
un circuito de una manera compacta, una tabla
de verdad, en la cual se ha introducido la
información del tiempo que en el caso de
circuitos secuenciales se vuelve esencial.
tn = instante en el cual se aplican las entradas
tn+1=instante después que el circuito
responde
Qo = salida Q en el instante tn
Q+ = salida en el instante tn+1
La tabla de
funcionamiento
es una tabla
de verdad con
la variable
introducida
Qo.
TABLAS DE EXCITACIÓN
• Las tablas de características especifican
el estado siguiente cuando se conocen las
entradas y el estado presente, por lo
general, durante el diseño de un circuito
secuencial, se conoce la transición
requerida del estado presente al siguiente
estado y requeriremos encontrar las
condiciones de entrada del flip-flop que
causen esa transición, para esto se usan
las tablas de excitación.
Tabla de Excitación
La información que guarda el diagrama de
estado clásico se puede representar en forma
de tabla colocando todas las transiciones
posibles de un estado a otro como variables
independientes de la tabla y las entradas
como variables dependientes; se genera un
renglón de la tabla por cada transición y se
anota los valores necesarios de las entradas
para producir dicha transición.
Diagramas de tiempo
Los diagramas de tiempo son representaciones
gráficas de la evolución de los valores que toman
las variables de interés en un circuito digital, de la
manera como se podrían ver en la pantalla de un
osciloscopio. No son herramientas propias de los
circuitos secuenciales, ya que estos también son
útiles para circuitos combinacionales, pero en los
circuitos secuenciales, la información de tiempo
es más crucial. No son únicos para un circuito
dado, pueden poseer información incompleta o en
ocasiones redundante.
x 0 1 1 0 1 1 1 1 0
q1 ? 0 0 1 0 0 1 1 1 0
q2 ? 0 1 0 0 1 0 0 0 0
z 0 0 0 0 0 0 1 1 0 0 0
TRAZADO EN EL TIEMPO Y DIAGRAMA
DE TIEMPOS
FLIP-FLOPS TABLAS DE
EXCITACIÓN Flip-Flop SR
Q(t) Q(t+1) S R
0 0 0 x
0 1 1 0
1 0 0 1
1 1 x 0
Flip-Flop D
Q(t) Q(t+1) D
0 0 0
0 1 1
1 0 0
1 1 1
Flip-Flop JK
Q(t) Q(t+1) J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
Flip-Flop T
Q(t) Q(t+1) T
0 0 0
0 1 1
1 0 1
1 1 0
Diagrama de Estado Clásico
La misma información especificada por la
tabla de funcionamiento se puede
representar de varias maneras diferentes.
Por ejemplo, el siguiente diagrama es una
alternativa gráfica que tiene la
particularidad de enfatizar el número y
nombre de los estados del circuito:
Diagrama de estado o de estado clásico.
Flip-Flop SR
Q(t) Q(t+1) S R
0 0 0 x
0 1 1 0
1 0 0 1
1 1 x 0
Flip-Flop T
Q(t) Q(t+1) T
0 0 0
0 1 1
1 0 1
1 1 0
Flip-Flop SR
Q(t) Q(t+1) S R
0 0 0 x
0 1 1 0
1 0 0 1
1 1 x 0
Flip-Flop D
Q(t) Q(t+1) D
0 0 0
0 1 1
1 0 0
1 1 1
Flip-Flop JK
Q(t) Q(t+1) J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
Flip-Flop T
Q(t) Q(t+1) T
0 0 0
0 1 1
1 0 1
1 1 0
Flip-Flop T
T Q(t+1)
0 Q
1 Q’
Flip-Flop JK
J K Q(t+1)
0 0 Q
0 1 0
1 0 1
1 1 Q’
Flip-Flop D
D Q(t+1)
0 0
1 1
Flip-Flop RS
S R Q(t+1)
0 0 Q
0 1 0
1 0 1
1 1 No
Valida
Flip-Flop SR
Q(t) Q(t+1) S R
0 0 0 x
0 1 1 0
1 0 0 1
1 1 x 0
Flip-Flop RS
S R Q(t+1)
0 0 Q
0 1 0
1 0 1
1 1 No
Valida
Flip-Flop JK
Q(t) Q(t+1
)
J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
Flip-Flop JK
J K Q(t+1)
0 0 Q
0 1 0
1 0 1
1 1 Q’
REGISTROS DE ALMACENAMIENTO
Están compuestos normalmente por un conjunto de
biestables tipo D
D Q
Q
Clk
D1 D Q
Q
Clk
D Q
Q
Clk
D Q
Q
Clk
QA QB QC QD
Clear
Reloj
D2 D3 D4
REGISTROS DE DESPLAZAMIENTO
J
K
Q
Q
Clk
A J
K
Q
Q
Clk
J
K
Q
Q
Clk
J
K
Q
Q
Clk
Q
Reloj
Q
Registros serie-serie
J
K
Q
Q
Clk
A J
K
Q
Q
Clk
J
K
Q
Q
Clk
J
K
Q
Q
Clk
Q
Reloj
Q
Q1 Q2 Q3 Q4
Registros serie-paralelo
Tabla de Estado o
Tabla Característica
Es otra manera de organizar en forma de
tabla el comportamiento del circuito
secuencial, básicamente es la misma
tabla de funcionamiento, salvo que ahora
no se introduce ninguna variable de
manera que el estado presente (Qo) se
trata como si fuera otra entrada.