Documento Completo1

8/17/2019 Documento Completo1

1/55

Arquitectura de computadorasCervantes Contreras Logan y López Arcos Miguel Ángel

Índice

Unidad 1 Arquitecturas de cómputo....................................................................................

1.1 Modelos de arquitecturas de cómputo.......................................................................

1.1.1 Arquitecturas clásicas.........................................................................................1.1.2 Arquitecturas Segmentadas.................................................................................

1.1.3 Arquitecturas de multiprocesamiento..................................................................

1.2 Análisis de los componentes......................................................................................

Tareta madre !Motherboard"...........................................................................................

#uente de alimentación $SU !Power Supply Unit "............................................................

&a'inete...........................................................................................................................

1.2.1 ($U.......................................................................................................................

1.2.1.1 Arquitectura....................................................................................................1.2.1.2 Tipos...............................................................................................................

1.2.1.3 (aracter+sticas...............................................................................................1

1.2.1.4 #uncionamiento.............................................................................................1

1.2.2 Memoria..............................................................................................................1

1.2.2.1 (onceptos 'ásicos del maneo de la memoria..............................................1

1.2.2.2 Memoria principal semiconductora................................................................1

1.2.2.3 Memoria cac,-..............................................................................................1

1.2.3 Maneo de la entrada salida.............................................................................11.2.3.1 Módulos de entrada salida..........................................................................1

1.2.3.2 /ntrada0Salida programada...........................................................................1

1.2.3.3 /ntrada0Salida mediante interrupciones.......................................................1

1.2.3.4 Acceso directo a memoria !MA"..................................................................2

1.2.3.5 (anales procesadores de entrada salida.................................................2

1.2.4 uses...................................................................................................................2

1.2.4.1 Tipos de 'uses...............................................................................................2

1.2.4.2 /structura de los 'uses.................................................................................21.2.4.3 erarqu+as de los 'uses..................................................................................2

1.2.5 nterrupciones.....................................................................................................2

Unidad 2 /structura uncionamiento del ($U..................................................................2

2.1 7rgani8ación del procesador.....................................................................................2

2.2 /structura de registros..............................................................................................2


2/55


2.2.1 9egistros :isi'les por el usuario..........................................................................2

2.2.2 9egistros de control de estados.......................................................................2

2.2.3 /emplos de organi8ación de registros de ($U reales.........................................2

2.3 /l ciclo de instrucción................................................................................................2

2.3.1 (iclo #etc,;ecode;/steres..............................4

4.4.1 9edes de interconester.................................................................................................................4

4.4.3 $rogramación de cl>steres..................................................................................4

4.4.4 (onsideraciones so're el rendimiento de los cl>steres.......................................4

4.5 (asos de estudio.......................................................................................................4

i'liogra+a............................................................................................................................4


3/55



4/55


Unidad 1 Arquitecturas decómputo.Antes de de?nir que es una arquitectura de cómputo ,a'r+a que de?nir estos dos

conceptos=

@ Arquitectura: Arte t-cnica de disearB proectar construir cualquier estructuraBcomo lo son edi?ciosB monumentosB parques cualquier tipo de espacio.

@ Computadora: Máquina que es capa8 de eectuar una secuencia de operacioneslógicas aritm-ticas mediante un programaB de tal maneraB que se realice unprocesamiento so're un conunto de datos de entradaB o'teni-ndose otro conunto de

datos de salida. C1DSi me8clamos estos dos conceptos podr+amos decir que una arquitectura de cómputo es eanálisis de los componentes que cada computadora posee si se conoce 'ien laarquitectura de una computadora es posi'le determinar sus posi'ilidades deprocesamientoB as+ como tam'i-n se pueden sa'er los l+mites que tiene para reali8arciertos procesos.Además un 'uen conocimiento de arquitectura de computadoras nos auda a disear construir meores maquinasB con capacidades de procesamiento cada :e8 más superioresque nos pueden audar a resol:er pro'lemas compleos que el ser ,umano amás podr+aresol:er de'ido a la gran cantidad de operaciones que se requieren para encontrar la

soluciónB muc,os de estos pro'lemas son compleos algoritmos iterati:os que entre másiteraciones se ,agan más e


5/55


$rocesador !($U"B memoria 9AMB disco duro !G"Bdispositi:os de entrada0salida sotFare. C2D/n la lustración 1;1 se puede o'ser:ar un diagrama'ásico de lo que es una computadora con los conceptosanteriormente mencionados.

1.1.1Arquitecturas clásicas./ste tipo de arquitecturas se desarrollaron en lasprimeras computadoras electromecánicas queunciona'an mediante tu'os de :ac+o !ispositi:osutili8ados para ampli?carB conmutar o modi?car una seael-ctrica en un espacio H:ac+oI a mu 'aa presión".

/ste tipo de arquitecturas a>n son usadas enprocesadores empotrados de gama 'aa son la 'ase dela maor+a de las arquitecturas modernas./ntre las principales arquitecturas clásicas se encuentran=

@ Arquitectura Mauc,l;/cJert !Kon Leumann".@ Arquitectura Gar:ard.

Ea primera computadora que e


6/55


• (ada etapa de'e poder ser reali8ada por un circuito espec+?co de orma más rápida queel conunto del proceso.

• Eos tiempos de eecución de cada etapa de'en serparecidos. C4D

/n un procesador con segmentación del cauceB cada unade estas etapas se asigna a una unidad uncionaldierente espec+?ca para cada casoB las cualestra'aaran de orma paralela en instrucciones dierentes./stas unidades se comunican por medio de una cola deinstrucciones en la que la unidad de '>squeda coloca loscódigos de instrucción que leó para que la unidad deeecución los tome de la cola los eecute. A este procesose le llama $ipelining !entu'amiento" por su nom're eningl-s./n la lustración 1;2 se puede :er cómo unciona el proceso de pipeline que es una de las

caracter+sticas más importantes de las arquitecturas segmentadas.

1.1.3 Arquitecturas de multiprocesamiento.(uando se desea incrementar el desempeo más allá de lo que permite la t-cnica desegmentación del cauce !limite teórico de una instrucción por ciclo de relo"B se requiereutili8ar más de un procesador para la eecución del programa de aplicación.

Eas ($U de multiprocesamiento se clasi?can de la siguiente manera=• SS7 !Single Instruction, Single Operand" (omputadoras independientes que pueden

procesar una sola instrucción con un solo operando.• SM7 !Single Instruction, Multiple Operand" $rocesadores :ectoriales que son capaces d

operar una sola instrucción pero con m>ltiples operandos !/sto es mu >til si a todos looperandos se les desea aplicar la misma operaciónB por eemplo para calcular el KA delos productosB en una sola instrucción se calcula el KA de todos los productos porquetodos necesitan que se les aplique la misma operación".

• MS7 !Multiple Instruction, Single Operand" Lo implementado de'ido a que se leconsidera ine?ciente di+cil de programarB es capa8 de eecutar muc,as instruccionescon un solo operando.

•

MM7 !Multiple Instruction, Multiple Operand" sistemas SM$B cl>steresB estos son lossistemas más e?cientes compleos que son capaces de eecutar m>ltiplesinstrucciones con m>ltiples operandos.

$rocesadores vectoriales.Son computadoras pensadas para aplicar un mismo algoritmo num-rico a una serie dedatos matricialesB en especial en la simulación de sistemas +sicos compleosB tales comosimuladores para predecir el climaB e


7/55


etc.B donde los datos son representados como grandes n>meros de datos en ormamatricial so're los que se de'en de aplicar el mismo algoritmo num-rico./n los sistemas SM$ !Smmetric Multiprocessors"B :arios procesadores comparten la mismmemoria principal peri-ricos de /0SB Lormalmente conectados por un 'us com>n. Seconocen como sim-tricosB a que ning>n procesador toma el papel de maestro los demásde escla:osB sino que todos tienen derec,os similares en cuanto al acceso a la memoria peri-ricos am'os son administrados por el sistema operati:o.Eos cl>steres son conuntos de computadoras independientes conectadas en una red deárea local o por un 'is de intercone


8/55


)ar*eta madre A) +Advanced )ec,nology /0tended-./l estándar AT es el más moderno el que maores :entaas orece. $ermite que lacolocación del ($U no moleste a las taretas de e


9/55


#uente de alimentación $SU !Power Supply Unit ".

Se encarga de alimentar o suministrar energ+a a toda la $(

tiene dos conectores que se insertan directamente a latareta principalB estos conectores son conocidos como $) $*B los conectores que alimentan a los dispositi:os seconocen como conectores comunes.

/n la lustración 1;5 se puede :er los conectores comunesque tiene una uente de alimentación.

/n pocas pala'ras la uente de alimentación es la que le dala energ+a a la computadora para uncionar correctamenteB

dependiendo de las caracter+sticas de la computadoraB lauente será dierente. /s importante destacar que algunas computadoras demandan másenerg+a que otrasB es por esto que se de'e elegir correctamente la uente de alimentacióna que ,a ciertas uentes que no son capaces de alimentar una computadora mupotente o tam'i-n puede ser que se tenga una gran uente de poder para unacomputadora que no demanda muc,os recursos eso es algo completamente innecesarioC5D

&a'inete.

Eos ga'inetes son caones generalmente de metal 0o plásticocuo contenido no es :isi'le pero que en su e


10/55


(a'e destacar que un 'uen ga'inete es una e


11/55


los dos operandos necesarios en la operación de multiplicación. A esta :ariante se ledenomina arquitectura Gar:ard modi?cada. /n la lustración 1;) se muestra suestructura.

lustración 1!4: ;ista detallada de la arquitectura 5arvard

• Arquitectura ;on


12/55


A9M es una empresa surgida de Acorn (omputers Eimited o (am'ridgeB /nglandBque diseó el primer microcontrolador comercial de 32 'its de anc,o de pala'ra'asado en arquitectura 9S(B pero meorándola con el tiempo en :arios aspectoscomo=

/l tiempo de eecución Eoad;Store;m>ltiple que aumenta la densidad de códigoa que se usa en todas las unciones para meter sacar registros de la pilaBademás ,ace que el tiempo de eecución dependa del n>mero de registrostranseridos si las direcciones son consecuti:as.

/l uso de un despla8ador de 'loques en una de las entradas de la AEU quegenera constantes de 32 'its a partir de un operando inmediato antes de entraa la AEU

Tiene dos modos de eecución como el T,um' que es un repertorio deinstrucciones de 16 'its que meora la densidad de código so're un 3P el

a8elle que permite eecutar 'tecodes de a:a directamente en el procesadorsin máquina :irtual.

Adiciona instrucciones espec+?cas para aplicaciones multimediaB S$B #$BseguridadB etc. Eo que meora las prestaciones de ciertos algoritmos. C)D

lustración 1!1>: Microprocesador $rocessor/0treme /dition +%>M Cac,D up to&.6> 25z-

ntel CoreB i8!6=6>5E $rocessor+7M Cac,D up to &.4> 25z-

Cac, 2 M Cac, 6 M

1


13/55


Con*unto denstrucciones

64 'it Con*unto denstrucciones

64 'it

Cantidad dencleos

) Cantidad dencleos

4

Cantidad desu#procesos

16 Cantidad desu#procesos

)

3recuencia#(sica y m(0imadel procesador

3 &G8 Q 3.5 &G8 3recuencia#(sica y m(0imadel procesador

2.* &G8 Q 3.) &G8

)"$ +$otencia dediseFo trmico-

14 R )"$ +$otencia dediseFo trmico-

4% R

)amaFo dememoria m(0imo

64 & )amaFo dememoria m(0imo 32 &

)ipo de memoria 94133301602133

)ipo de memoria 93E 1601)66E$93 1601)66

Cantidad m(0imade canales dememoria

4 Cantidad m(0imade canales dememoria

2

M(0imo de anc,o

de #anda dememoria

6) &0s M(0imo de anc,o

de #anda dememoria

25B6 &0s

C*D $rocesadores 'erver: Eos procesadores para ser:idores están diseados para un

a,orro maor de energ+a dado que su importancia es maor su tiempo de tra'aoes continuoB audando as+ a alargar su tiempo de :ida. a un acceso rápido a losarc,i:os programas para una recuperación con uso intensi:o de disco además detener caracter+sticas >nicas de seguridad para el tipo de tra'ao para el que se

necesita.A continuación se muestra una ta'la de caracter+sticas de un procesador paraser:idores ntel de la amilia eon $rocessor /3;12 :3.

Ser:idor

ntel eon $rocessor /&!1%47L v& +4M Cac,D &.%> 25z-Cac, ) M

1


14/55


"M% 5 &T0sCon*unto de instrucciones 64 'itCantidad de ncleos 4Cantidad de su#procesos )3recuencia #(sica delprocesador 3.2 &G83recuencia tur#o m(0ima 4 &G8)"$ +$otencia de diseFotrmico-

65 R

)amaFo de memoriam(0imo

32 &

)ipos de memoria 93 93E 1333016 a 1.5KCantidad m(0ima decanales de memoria

2

M(0imo de anc,o de

#anda de memoria

25B6 &0s

1.2.1.3 (aracter+sticas.• Con*unto de instrucciones: Elamado tam'i-n SA por sus siglas en ingles nstruction

Set Arc,itecture es una especi?cación de un procesador que nos dice cuáles son lasinstrucciones que puede entender eecutarB tales como instrucciones aritm-ticasBlógicasB de transerencia de datos 'iurcación as+ como los tipos de datos nati:osBregistros e interrupciones que puede soportar este procesador. C1D/


15/55


más cortos sean los tiempos de espera se dice que tiene un meor rendimientoB elrendimiento de un ($U se mide a tra:-s de enc,marJs !$rue'as de rendimiento" en loque se mide la cantidad de instrucciones por segundo que es capa8 de eecutar un ($U(a'e destacar que el rendimiento de un ($U está determinado por :arios actores talescomo su :elocidad de reloB numero de n>cleos ?scos realesB cantidad de cac,- deni:el 1B 2 3B arquitecturaB entre otras cosas.

• /ndianness: /l endianness se re?ere a la orma en la que el ($U guarda los datos queocupan más un 'te en memoriaB en datque se manee en el procesadorB a que no se leen igual los datos de un procesador 'ig

endian que los de un procesador Eittle endian.• mero de pines es

la cantidad de pines con los que cuenta un microprocesador estos pines son los quenos permiten conectarlo al 8ócalo de una tareta madreB a que cada 8ócalo o socJet esdierente tienen que coincidir el n>mero de entradas en el 8ócalo con el n>mero depines que tiene el microprocesador.Ea cantidad de pines con los que cuenta un procesador es :aria'leB depende dela'ricante del tipo de procesador que se trate./


16/55


• 3recuencia de relo*: /s una magnitud medida en Gert8 !normalmente giga Gert8 omega Gert8" que indica la cantidad de ciclos por segundo que es capa8 de reali8ar elprocesadorB en cada ciclo de relo se lle:an a ca'o ciertas operaciones. C15DEa recuencia de relo determina en parte la :elocidad de un procesadorB aunquetam'i-n se de'en considerar el n>mero de n>cleosB cac,- conunto de instrucciones emismo para poder determinar el rendimiento real de un ($U.

• LitograGIa: Ea litogra+a de un procesador se re?ere al tamao de los transistores conlos que cuentaB mientras más pequeos son estos transistores maor es la :elocidad deprocesador se genera menos calor. Go en d+a la litogra+a más com>n paraprocesadores comerciales es de 22nm.

Cac,: /s una memoria con una capacidad mu 'aa pero con una gran :elocidad quetienen los procesadores en donde se aloan instrucciones de un programa para que estese eecute más rápidamenteB cuando un ($U lee una pala'ra en memoria cac,- lo ,acede una orma muc,o más rápida que si la ,u'iera le+do en memoria principal.Se utili8an principalmente 3 ni:eles de cac,- actualmente.

(ac,- ni:el 1 !E1"= /ste cac,- se u'ica dentro del mismo ($U tiene una :elocidadde acceso demasiado altaB aunque es el más limitado en cuanto a capacidadB lamaor+a de ($Us actuales tienen solo 32;256 de cac,- de ni:el 1.

(ac,- ni:el 2 !E2"= /ste cac,- se u'ica en un módulo e


17/55


• ?egistros de propósito general: Son registros que pueden ser:ir para guardar datos direcciones de memoriaB es por esto que son de propósito generalB no tienen un usoespec+?coB el n>mero de este tipo de registros :ar+a de acuerdo al procesador ?egistros de propósito especIJco: Son registros que almacenan inormación

espec+?ca del sistema en un momento determinadoB cada uno de estos registrosdesempea una >nica unción en el ($UB como eemplo de registros de propósitoespec+?co tenemos los siguientes=

$C +Program Counter -: /ste registro almacena el contador de programa paracontrolar el Ouo de las instrucciones que se eecutan.

'$ +Stack Pointer -: /ste registro llamado puntero de pila se encarga de mantenerla posición actual de la pila de datos o llamadas que se requieren reali8ar en elprograma.

1.2.2 Memoria.(uando ,a'lamos de la memoria nos reerimos a todos los componentes de lacomputadora capaces de almacenar una cantidad limitada de datos para posteriormenteutili8arlos o eliminarlos seg>n el usuario lo estipule. /


18/55


lustración 1!11: "iagrama de la cone0ión de #uses del C$U a otros dispositivos de memoria.

1.2.2.2 Memoria principal semiconductora./s un dispositi:o que por medio de circuitos almacena 'its en orma de matrices asignanda cada espacio un identi?cador por el cual el ($U podrá acceder a -l para su lectura.Ea memoria principal se encuentra de'ao de la memoria cac,- tiene una maorcapacidad que está pero su :elocidad es inerior.Se compone de=• Memoria de acceso aleatorio !9AM". /s una memoria de lectura escritura :olátilB lo qu

signi?ca que de'e estar conectada siempre a la alimentación por lo que los datos en ellson temporales.

• Memoria de solo lectura !97M". /s una memoria de solo lectura en la que los datosalmacenados son permanentes o semipermanentes en esta se almacena el setupB 7S el ?rmFare.

/n la lustración 1;12 se da una :ista más detallada de las :ariaciones dentro de los tiposde memoria.

lustración 1!1%: )ipos de memoria.

/ste tipo de memoria almacena 'its en ormamatricial por lo que dispone de una celda de

memoria a la que se trans?eren los datos estos pasan por una serie de transductoresdentro de la celda que se encargan desuministrar la energ+a su?ciente para gra'ar oleer la inormación en la matri8 organi8ándolade orma que cada ?la se puede traducir comouna pala'ra.

1


19/55


/n la lustración 1;13 se muestra la estructura de la celda de memoria a la que lleganinstrucciones desde el ($U a su unidad de control que de?ne si se eectuará una lectura oescritura. /n caso de ser una lectura mandará la dirección de memoria asignada alelemento a leer que será decodi?cada enseguida se leerá cada celda respecti:a a la ?lade dic,a dirección retornándola a tra:-s de los transductores. e ser una escritura semanda la instrucción desde control al transductor para que los siguientes datos que entrensean asignados a una dirección sean llenadas las celdas correspondientes. C21D.

1.2.2.3 Memoria cac,-.Ea memoria cac,- es una memoria pequea pero mu>til dentro de la arquitectura de una computadora.U'icada entre el ($U la memoria 9AM como muestrala lustración 1;14 esta se encarga de agili8ar latransacción de datos o instrucciones para una meorrespuesta en el tiempo de la eecución gracias a sudiseo. Ea memoria cac,- contiene una memoria mupequea en comparación de una memoria 9AM pero seencuentra por arri'a de esta en :elocidad de tra'ao adierencia del ($U que su memoria es muc,o máspequea pero su :elocidad es maor. $or lo que la cac,- se llena de datos o instruccionesen:iados desde la memoria 9AM para que el ($U pueda acceder a ellos al 'uscar dentro dla cac,-B conser:ándolos temporalmente dado que son instrucciones o datos espec+?cosque es posi'le que :uel:an a ser eecutadosB como 'ucles.Ea memoria cac,- se encuentra di:idida en l+neas de pala'ras que contienen lasdirecciones espec+?cas de una parte de los 'loques principales continuos de la memoria9AMB si los datos o instrucciones pedidos por el ($U no se encuentran en cac,-B esteasigna un espacio accede a la memoria 9AM para encontrar dic,a inormación guardarla para su consultaB una :e8 ,ec,o esto es guardada para su posi'le re eecución.C22D

lustración 1!16: /*emplo de la representación de #loques pala#ras de la M.$. en la M. Cac,

1

lustración 1!1&: /structura de la celda dememoria.

lustración 1!1: KerarquIa de memo


20/55


/n la lustración 1;15 se o'ser:a un eemplo simple de cómo la memoria cac,- ,acereerencia en l+neas de pala'ras a 'loques en la memoria principal asignando a su etiquetael tamao en 'tes del 'loqueB lo que seg>n la cantidad de espacio serán la cantidad de'loques que este pueda contenerB enseguida se encuentran los datos de cada una de lasl+neas de pala'ra de la memoria principal agrupados en una solaB as+ el ($U podráidenti?car rápidamente el dato requerido con la etiqueta acceder al 'loque en el que seencuentra.

1.2.3 Maneo de la entrada salida./l maneo de entradas salidas !/0S" o en ingl-s nput0output !07" es 'ásicamente lo quepermite a una computadora comunicarse con sus usuarios a que esta no puede estarormada solo por su ($U memoriaB as+ no tendr+a ninguna utilidadB por eso se in:entó elsistema de entradas salidasB para poder entender meor esto ,a que de?nir estos 2conceptos.

• /ntrada: Una entrada es la o'tención de datos del en programaque posteriormente se pueden leer a tra:-s de alg>n dispositi:o de salida de datos. C23

/n la lustración 1;16 se puede o'ser:ar el uncionamiento 'ásico del sistema de entradas salidas.

lustración 1!17: 3uncionamiento del sistema de entradas y salidas.

/ntre los principales dispositi:os de entrada salida que e


21/55

1.2.3.1 Módulos de entrada salida.Un módulo de entrada salida permite al procesador gestionar un dispositi:o medianteoperaciones de lectura0escritura ocultando al usuario los detalles más espec+?cos deldispositi:o conectado como la temperaturaB orma de acceder a los datos entre otros./ntre las unciones 'ásicas de los módulos de entrada salida están=

• (onectarse con el procesador la memoria :+a 'us del sistema.• (onectar con los peri-ricos mediante conen allo al momentode ,acer una transerencia de datos desde el ($U al peri-ricoB por eemplo si unaimpresora no tiene ,oas se detectara ese error el ($U no ,ará la orden de impresión,asta que se detecten las ,oas. C24D

/n la lustración 1;1% se puede o'ser:ar la estructura 'ásica de un módulo /0S.

lustración 1!18: "iagrama de un módulo /'.

(uando el módulo asume unciones de alto ni:elB se denomina canal /0S o procesador /0S.Eos módulos de 'ao ni:elB que requieren control detalladoB se denominan controladores /0o controlador de peri-ricos.


22/55

1.2.3.2 /ntrada0Salida programada./n este tipo de maneo de entradas salidas el ($U tiene el control a'soluto de lasoperaciones de compro'ación de estadoB inicio en:ió de instrucciones as+ como latranserencia de datosB esto trae como :entaa una simpli?cación de ,ardFare para lacomunicación del sistema con el peri-rico pero malgasta tiempo de proceso al estarconstantemente preguntando si contiene datos disponi'les u operacionesB a que lamaor+a de las :eces se encontrara con respuestas negati:asB a este pro'lema se le llama

Hespera acti:aI. A esto se le suma la posi'le lentitud de respuesta del programa ante lallamada de un peri-rico a que este tendrá que esperar ,asta que se eecute la instrucciópara acceder a -l puede que se pierda inormación.A continuación se muestra un eemplo en pseudocódigo=

C25D C26D

1.2.3.3 /ntrada0Salida mediante interrupciones./l maneo de entradas salidas medianteinterrupciones pretende eliminar la esperaacti:a del dispositi:oB ,aciendo que seinterrumpa la tarea que este siendoeectuada por el ($U en el momento en elque este se encuentre preparado para elintercam'ioB iniciando dic,o intercam'io :ol:iendo a la tarea interrumpida una :e8,aa sido concretado. Tal como la /0S programadaB lainterrupción es dada por una instrucciónespecial en el 'us de control llamadaHl+nea de petición de interrupciónIacti:ada al momento en el que eldispositi:o indique que está preparadoBacto siguiente el ($U reconoce lainterrupción utili8ando su Hl+nea dereconocimiento de interrupciónI dandoacceso al dispositi:o e iniciando la transacción.

/n la lustración 1;1) se muestra un esquema de uncionamiento de la /0S porinterrupciones.

lustración 1!14: /squema de Guncionamiento /' por


23/55

"etección de peticiones por mltiples lIneas:e'ido a que :arios controladores pueden acti:ar la petición de interrupciónsimultáneamente el ($U podr+a tener pro'lemas para identi?car el orden en que estasueron mandadas por lo que una de las soluciones a esto se encuentra en colocar m>ltiplel+neas de petición en el 'usB creando una cola de peticiones ordenada dada la prioridad quel ($U de a cada una. !lustración 1;1*"

lustración 1!1=: "iagrama de peticiones por mltiples lIneas

"etección de peticiones por soGtNare:7tra solución consiste en la identi?cación por sotFare donde todos los controladorescomparte unas sola l+nea de petición de interrupciones por lo que el ($U al detectar unapetición en:+a una rutina de ser:icio general de interrupciones a cada uno de loscontroladores para identi?car el que mando la petición primero as+ eecutar el sotFareespec+?co para esa interrupción. /sto consume muc,o tiempo la prioridad está dada porel orden en que se lle:ó a ca'o la rutina. !lustración 1;2"

lustración 1!%>: "iagrama de peticiones por soGtNare

"etección de peticiones por ,ardNare:

Tam'i-n conocido interrupciones encadenadas o cone


24/55

garanti8ando as+ el que solo un módulo e0s eecute la petición en un determinado instante!lustración 1;22" C26D

lustración 1!%%: "iagrama de peticiones por ar#itra*e de #us

1.2.3.4 Acceso directo a memoria !MA".Ea transerencia por acceso directo a memoria del ingl-s "irect Memory Access es unaorma mu e?ciente de transerir datos desde un controlador o dispositi:o a la memoriaprincipalB a que esos datos no necesitan pasar antes por el procesador para que este lostrans?era a la memoria sino que el mismo controlador puede ,acer operaciones delectura0escritura en la memoria.Eo >nico que se necesita para lle:ar a ca'o las transerencias por acceso directo a memories que tanto el procesador como el controlador est-n en sincron+a para que una :e8 que econtrolador ,aa terminado con una transerencia se le noti?que al procesadorB estasincroni8ación se puede reali8ar por medio de interrupciones.$ara lograr que el controlador pueda tener acceso directo a memoria reali8artranserenciasB este necesita conocer la dirección de memoria in:olucrada en latranserencia so're esta dirección de memoria ,acer las operaciones de lectura0escriturasolicitadasB para ,acer esto es necesario que el controlador tenga un registro dedirecciones !9A9".Eas transerencias por acceso directo a memoria se usan so're todo cuando se quieretranserir una gran cantidad de datosB para datos simples como la entrada por teclado notiene muc,o sentidoB las :entaas que presenta este tipo de transerencia so're la

transerencia por programa son las siguientes=• Ea transerencia es muc,o más rápida porque no se pierden ciclos para eecutar

instrucciones que trans?eren datos.

• /l procesador puede ,acer otras operaciones mientras que el controlador estátrans?riendo los datosB esto conlle:a a una maor :elocidad a la ,ora de usar lacomputadora. C2%D

1.2.3.5 (anales procesadores de entrada salida.Eos canales de entrada salida son unos pequeos procesadores que están especiali8ados

en ,acer >nicamente operaciones de entradas salidas !/0S" si a este se le agrega unamemoria propia se con:ierte en un procesador de entradas salidas.$ara ,acer una operación /0S mediante los canales o procesadores de entrada salida setienen que lle:ar a ca'o lossiguientes pasos=

• ndicar que canal de /0S eecutaun determinado programa.

• /l procesador de'e de?nir unárea de almacenamiento


25/55

temporalB una prioridad esta'lecer acciones en caso de alg>n error a la ,ora de ,acerlas operaciones /0S.

• Una :e8 ?nali8ada la operación/0S el canal /0S dea los resultados en un área de memoriaB ,ace una interrupción paraindicar que ,a aca'ado luego el procesador accede a esa área de memoria dondequedo el resultado almacenado. C2)D

/n la lustración 1;23 se puede o'ser:ar el uncionamiento 'ásico de un canal /0S./s importante resaltar que la tecnolog+a de los canales procesadores de /0S ue

implementada desde los aos )sB pero ,o en d+a a está entrando en desuso de'ido aque ,a meores alternati:as como el acceso directo a memoriaB llamado "MA que permitea los peri-ricos ,acer operaciones de lectura0escritura directamente en la memoria sinnecesidad de estos canales /0S de una manera muc,o más e?ciente.

1.2.4 uses.Un US es un HcaminoI por el cual los componentes de una computadora se comunicanentre s+ o se comunican con otras computadorasB permitiendo as+ pasar los datos de uncomponente a otro para que :aan siendo procesadosB los caminos de los uses están

ormados por ca'les donde se manda la inormación tam'i-n los ,a por medio decircuitos impresos que ,acen el mismo tra'ao que los ca'les pero permiten a,orrarespacio +sico.

Un US permite la cone


26/55

mismo dispositi:o puede asumir el rol de maestro en determinado tipo detranserencia luego asumir el rol de escla:o en otro tipo de transerencia.

• Ciclo de Hus: /s el tiempo necesario para reali8ar una transerencia de datos entre 2dispositi:os conectados al us. C3D

• LIneas elctricas= Son l+neas que permiten la comunicación entre dispositi:osen:iando seales que toman ciertos :alores e indican una acción.

1.2.4.1 Tipos de 'uses./


27/55

/n la lustración 1;25 tam'i-n se o'ser:a que el ($U a tra:-s de las l+neas de controlmanipula tanto a la memoria como a los módulos /0SB cómo la memoria en:+adirecciones al ($U a tra:-s de las l+neas de direcciones mientras que los módulos /0Sen:+an datos al ($U a tra:-s de l+neas de datos. C31D

1.2.4.3 erarqu+as de los 'uses.Antiguamente solo e


28/55

1.%.6.1 /structura yGuncionamiento del C$U.

Ea Unidad de $rocesamiento !($U" controla el uncionamiento del computador lle:a aca'o sus unciones de procesamiento de datos.Un procesadorB inclue tanto registros :isi'les por el usuario como registros de

control0estado. Eos registros :isi'les por el usuario pueden ser de uso general o tener unautilidad especialB mientras que los registros de control estado se usan para controlar eluncionamiento del procesadorB un claro eemplo es el contador de programa.Ele:a a ca'o una gran :ariedad de= cálculosB comparaciones num-ricas transerencias dedatos como respuesta a las peticiones de los programas que están siendo eecutados enmemoria./l ($U controla las operaciones 'ásicas del ordenador en:iando reci'iendo seales decontrolB direcciones de memoria datos de un lugar a otro de la computadora a tra:-s deun grupo de canales llamados US.

1.3 7rgani8ación del procesador.Eos elementos del procesador se organi8an de acuerdo a las unciones que desempeanpero todos se encuentran conectados entres si por un conunto de l+neas !uses". entro dla arquitectura se puede :er separado en dos partes esencialesB la ruta de datos que sontodos los elementos por los que los datos se mue:enB como la AEUB los registros depropósito generalB los registros de memoria los registros adicionales. W la unidad decontrol que es la que coordina manda las instrucciones necesarias para el correctouncionamiento de los demás elementos.Ea unidad de control contiene=

• 9egistro contador de programa que almacena la dirección en memoria de lasinstrucciones a eecutar.

• 9egistro de instrucción que almacena la instrucción a eecutar.

• ecodi?cador de instrucciones que genera el :alor de las seales a en:iar para laeecución de cada instrucción.

• 9elo que marca el ritmo en que se eecutan las instrucciones./n la siguiente lustración 2;2% se muestra el recorrido de los datos por los dierenteselementos del procesador. C34D C35D


29/55

lustración %!%8: 9rganización del procesador

1.4 /structura de registros./l registro de una computadora está organi8ado en una estructura erárquica compuesta

por ár'oles su'ár'oles que cuentan con sus respecti:as cla:esB su'cla:es entradas.Eos registros son e


30/55

de uno en uno para o'tener la siguiente dirección de memoria donde está elsiguiente dato que nos interesa.

$untero de segmento +'egment $ointer"= /ste registro se emplea cuando lamemoria está di:idida en segmentosB donde cada uno de estos se reerencia por unadirección de memoria los punteros de segmento apuntan a cada dirección dememoria de los segmentos.

$untero a la pila +'tac@ $ointer-: /ste registró es un puntero que apunta a lacima de la pila. C36D C3%D

1.4.2 9egistros de control de estados./ste tipo de registros no son :isi'les por el usuario !e


31/55

1.4.3 /emplos de organi8ación de registros de($U reales.

$ara eempli?car la e:olución de la organi8ación de los registros en las arquitecturas de los($U se toman en comparación dos microprocesadores contemporáneos. Ea orma en quede?nieron el maneo de sus registros en sus inicios su e:olución. !Motorola M(6)Bntel ))6B ntel $entium 2 )3)6 que se o'ser:an en la lustración 2;2)" C3)D C3*D

lustración %!%4: Comparación entre Motorola MC74>>> e ntel 4>47

Motorola M(6)=

Sus registros esta'an di:ididos en ) de datos * de direcciónB con un tamao de 32'its.

$ermit+a operación de )B16 32 'its.

A% A% son punteros de pila para el sistema operati:o el usuario. (onta'a con un contador de 32 'its un registro d estado de 16 'its. Sin registros de uso especial.

ntel ))6=

9egistros de uso especial general. 4 registros de datos de 16 'itsB direcciona'les. Eos registros de segmentos son punteros para segmentos de datosB código pila. 9egistros de +ndice son despla8amiento dentro de cada segmento.

ntel $entium )3)6=

Aumenta los datos a 32 'itsB direcciona'les.

1.5 /l ciclo de instrucción.Son las acciones que reali8a la unidad de control del ($U para la eecución de unainstrucción para un programa almacenado en memoria consta de :arias unidades máspequeas=

Ciclo de Getc,. Ciclo indirecto.


32/55

Ciclo de e*ecución. Ciclo de interrupción

Un ciclo de instrucción tam'i-n puede e


33/55

1.5.1 (iclo #etc,;ecode;/


34/55

• Se ,ace a ni:el de ,ardFareB esto es meor que ,acerlo a ni:el de sotFare.

Eas des:entaas de la segmentación de instrucciones son las siguientes=

• Aecta al compilador a que al ,acer esto a :eces no reacciona 'ien.

/l control se :uel:e más compleo. C43D

1.5.3 (onunto de instrucciones= (aracter+sticas unciones.

Eos conuntos de instrucciones !nstruction Set" son todas las operaciones que puedereali8ar una maquina por deectoB los más utili8ados son 9S( !9educed nstruction Set(omputing" (S( !(omple< nstruction Set (omputing" el primero se caracteri8a porquesolo es capa8 de reali8ar mu pocas instrucciones en comparación con el segundo que escapa8 de reali8ar muc,as más instrucciones. /ntre las instrucciones más importantes quede?nen el uncionamiento de toda máquina están=

nstrucciones aritmticas: Son operaciones matemáticas tales como sumasB restas omultiplicaciones.

nstrucciones lógicas: Son operadores lógicos como !79B ALB L7T" nstrucciones de entrada y salida: /stas sir:en para o'tener datos de entrada o

para mandar datos de salida. nstrucciones de transGerencia de datos: Sir:en para transerir datos de la memori

a los registros o :ice:ersaB as+ como tam'i-n transerir datos a otros peri-ricos.• nstrucciones para el control de Pu*o del programa: Sir:en para poder utili8ar

ciclos en el programaB procedimientos o saltos que audan con el control de Ouo delprograma.

CaracterIsticas del con*unto de instrucciones./l conunto de instrucciones de toda máquina de'e ser completoB es decirB con las

instrucciones que tiene se puede construir cualquier programa se gasta una cantidad dememoria ra8ona'le para lograrlo se emplea un tiempo moderadoB mientras menosinstrucciones se requieran es meorB por eso de'e estar completo el conunto deinstrucciones.7tra caracter+stica que tienen los conuntos de instrucciones es que de'en ser e?cientespara que las unciones más imprescindi'les se puedan reali8ar utili8ando mu pocasinstrucciones.Además el conunto de instrucciones de'e ser regular o sim-tricoB en pocas pala'ras estoquiere decir que cada instrucción tiene su instrucción contraria que re:ierte los cam'iosque se ,agan con la primeraB por eemplo si ,a una instrucción de corrimiento a lai8quierda ,a otra instrucción que ,ace corrimientos a la derec,a.

7tra caracter+stica mu importante es que se le de'e e


35/55

Eos modos de direccionamiento son emero de 'its queocupa el operando en la instrucción.

• "ar versatilidad: &racias a los modos de direccionamiento se proporcionan acilidade

para manear estructuras de datos compleas como :ectoresB matricesB listasB etc.utili8ando +ndices o direcciones indirectas.

entro de los modos de direccionamiento más comunesB tenemos los siguientes=

• "ireccionamiento implIcito o in,erente: Aqu+ el operando se espec+?ca en la mismde?nición de la instrucciónB los tipos de operandos para este modo de direccionamientopueden ser registros u operandos en la pila.

• "ireccionamiento inmediato o literal: /n este modo es el mismo operando el queestá presente en la instrucción no su direcciónB es >til para iniciali8ar registros opala'ras de memoria que tendrán :alor constante en todo el programa.

•

"ireccionamiento directo por registro: /n este modo el operando está contenido eun registroB por lo que se accede a la dirección del registro para encontrar el operandoBcomo el acceso a registros es mu rápidoB esto meora la :elocidad de eecuciónB estetipo de direccionamiento se de'erá usar para :alores que cam'ian constantementecomo los +ndices de un arreglo.

• "ireccionamiento directo: /n este modo de direccionamiento el campo del operandoes su dirección de memoria eecti:a o identidad donde están contenidos los datos deloperando.

• "ireccionamiento indirecto: /n este modo de direccionamiento indica la locali8aciónde la dirección de memoria eecti:a del operandoB se utili8a normalmente cuando setra'aa con apuntadores.

• "ireccionamiento relativo= /n este modo de direccionamiento se concentran lasdirecciones de memoria en una parte de la memoria de modo que para acceder a unadirección de memoria de esa parte no es necesario utili8ar toda la dirección de memoria'asta con indicar la >ltima parte de la dirección de memoria que contiene.

• "ireccionamiento por #ase y desplazamiento: /s un modo de direccionamientorelati:o en el que para acceder a la dirección eecti:a del operandoB primero se calcularla misma sumando el contenido del registro 'ase con el campo de operando.

• "ireccionamiento inde0ado: /n este modo de direccionamiento la dirección deloperando se calcula sumando un registro del ($U al campo de operandoB siendo esteregistro uno mu espec+?co que se llama registro +ndice.

• "ireccionamiento autoincremental o postincremental: /n este modo dedireccionamiento la dirección del operando se encuentra en un registro este esincrementado despu-s de acceder al mismo. /ste modo es mu >til para tra'aar conmatrices a que las direcciones de los datos que orman las matricesB solo necesitanincrementarse para acceder a datos posteriores.

• "ireccionamiento autodecremental o predecremental: /n este modo dedireccionamiento la dirección del operando se encuentra en un registro este esdecrementado despu-s de acceder al mismo. /ste modo es mu >til para tra'aar conmatrices a que las direcciones de los datos que orman las matricesB solo necesitandecrementarse para acceder a datos anteriores de la matri8. C45D


36/55

1.6 (asos de estudio de ($U reales./n los casos de estudios de ($U reales se muestra una comparación entre el MS$43g255 el Ti:a TM4(123& am'os de la compa+a Te


37/55

lustración &1 Con*unto de instrucciones del M'$&>g%66&

)iva )MC1%&2.

•

($U A9M (orte< M4 de 32 'it.• nstrucciones de 16 32 'it.• #recuencia de relo de )MG8.• Memoria Oas, de 256 'te con ciclo simple de 4MG8.• S9AM de 32'te de ciclo simple.• //$97M de 2'te de 32 'loques de 16 pala'ras.• 32 canales MA con tamao de datos de )B 16 32 'its. C45D

1.7.1.1 'elección decomponentes para elensam#la*e de equipos de

cómputo.


38/55

/l ensam'lar una computadora nos da la acilidad de satisacer necesidades seg>nnuestras posi'ilidades económicasB dado que indi:idualmente el costo de estos es másreducido puede :ariar seg>n la compa+a o :endedorB pero no 'asta solo con encontrar ecomponente más 'arato sino que además es necesario adentrarse en las especi?cacionesdel mismoB como tra'aaB su recuenciaB sus necesidades energ-ticas de conemenes de datos"B para as+ poder seleccionar los componentes que est-n másadecuados a las necesidades que se tienen.Lormalmente el ensam'lae no es algo mu compleo puesto que todas las pie8as tienenun manual de instrucciones de cómo se de'en conectar a queB lo :erdaderamentecompleo es la selección de los componentesB a que se de'e c,ecar las especi?cacionesde cada pie8a para :er si son compati'les entre s+ además se de'e tener un presupuestopara poder armar el meor equipo posi'le con ese presupuesto que sea capa8 de satisacelas necesidades para las cuales será armado.

1.% (,ipset./l c,ipset se puede de?nir como el cere'ro de la placa madre a que esta está diseada etorno a un c,ipset espec+?co este a su :e8 está diseado con una arquitectura similar a ldel procesador con el que tra'aara. /l c,ipset es un conunto de circuitos integrados quetra'aan en conunto :inculando maneando la maor+a de los 'uses presentes en latareta madreB conectando as+ distintos componentes como los puertos SATAB $(B /t,ernetUS 7S principalmente. Tam'i-n es destaca'le el ,ec,o de que el c,ipset es uno de lopocos componentes que se conectan directamente con el procesadorB ,aci-ndolo de :ital

importancia para el desempeo de estos.Manea la cantidad de componentes0puertos que pueden estar presentes en la taretamadre como se puede :er en la lustración 3;32.

lustración &!&%: "iagrama de #loques del C,ipset ntel 548


39/55

(omo se muestra en la ilustración anterior es un c,ipset diseado para tra'aar conprocesadores ntel (ore de 4ta generación puede manear puertos $( /


40/55

arc,i:os.

)ecnologIa ntel contra ro#o +ntelA)-

isrute de la tranquilidad de sa'er que sipierde su laptopB podrá desacti:arla adistancia para que dearla inopera'le 'loquear su disco duro para proteger losdatosB con un ser:icio ,a'ilitado por ntelAT.

)ecnologIa ntel de protección deidentidad

$rotea sus credenciales de contrasea por>nica :e8 !7T$" agregue un ni:el desegundo actor de autenticación ciradopara las transacciones en l+nea.

)ecnologIa ntel de almacenamientor(pido +ntel ?')-6

Si se agregan unidades de disco duroadicionalesB orece un acceso más rápido alos arc,i:os de otogra+as digitalesB :ideo datos con 9A B 5 1B as+ como unamaor protección de los datos contra allas

de la unidad de disco duro con 9A 1B 5 1.

1.* Am'ientes de ser:icio./l c,ipset es el ee central de placa 'aseB sin -lB el procesador no puede lle:ar aca'omuc,as de las unciones necesarias para el uncionamiento del computador. /stas

unciones de las que se encarga el c,ipset son di:ididas en sus componentes. (omo elpuente norte que es el puente de enlace entre el procesador la memoria. (ontrola lacomunicación entre la 9AM el procesadorB el puerto gra?co A&$ las comunicaciones coel puente sur. /l puente sur controla los dispositi:os de entrada como son los puertos USSATAB las ranuras $(B puerto de /t,ernetB $(;/


41/55

pueden separarse en tres unidades di:idirse los operandos a cada unaB 'ao lasuper:isión de una unidad de control.

1.1 Aspectos 'ásicos de lacomputación paralela.

/l procesamiento en paralelo surge de la necesidad de una maor potencia de cálculoBtanto en t-rminos de rendimiento del ,ardFare como en tiempos de respuestaB lo que ,alle:ado a la tecnolog+a a 'uscar ormas para satisacer estas necesidadesY no ,aciendo unprocesador con una alta potencia sino e


42/55

• Multiprocesadores: Son sistemas de cómputo en los cuales se tienen más de un ($Upara reali8ar las tareas simultáneamente utili8ando :arios ,ilos que pertenecen almismo proceso o tam'i-n pueden pertenecer a procesos dierentes.

• Multicomputadores: Son sistemas com>nmente llamados cl>steres en los que se tienun conunto de muc,as computadoras que tra'aan entre s+ de orma armónica para lareali8ación de tareas compleas que utili8ando una simple computadora no ser+a posi'lereali8arlas.

/n el su'tema .%.1 )a0onomIa de arquitecturas paralelas. se descri'en más a ondolos tipos de computación paralelaB se anali8aran cuáles son las :entaasB des:entaas eincon:enientes que presenta cada uno de estos tipos.

1.11.1 Tanico mapa de memoria en los siguientes 3tipos=

1" UMA +ni!orm Memory Access-: /n estaclasi?cación la memoria +sica de la quedispone la maquina esta uniormementecompartida por todos los procesadoresBgracias a esto cada procesador tiene elmismo tiempo de acceso a todos los datosde la memoriaB además cada procesadorpuede tener su cac,- pri:ada secomparten tam'i-n los peri-ricos.

/n la lustración 4;34 se puede o'ser:ar el uncionamiento del modelo UMA de losmultiprocesadores.

2"


43/55

&- C9MA +Cac#e $nly Memory Access-: Son multiprocesadoresque solo usan cac,- comomemoriaB además como en elmodelo LUMA cada procesadortiene una parte de esta memoriacac,- asignadaB por lo que enrealidad este modelo no es más

que un caso especial del modeloLUMA. /l espacio de memoriacompleto con el que cuenta lamáquina es la suma de los cac,-s./n la lustración 4;36 se puede o'ser:ar el uncionamiento de un sistema dememoria (7MA. C51D

1.11.2 Arquitecturas de los computadoressecuenciales.

/l modelo de computación secuencial ue introducido porprimera :e8 por o,n Kon Leumann en la d-cada de 1*4Btodos los computadores secuenciales tradicionales se'asan en este modelo que consiste en tener en una mismamáquina los siguientes componentes=

• Un ($U o unidad de procesamiento central !CentralProcessing Unit ".

• Una memoria principal para almacenar la inormación.• Un camino o 'us por el cual Ouen los datos de un

componente de la maquina a otroB por eemploB mandardatos del ($U a memoria o :ice:ersa.

• Un mecanismo que permite la sincroni8ación !cloc# ".

/n la lustración 4;3% se puede :er un diagrama de una maquina Kon Leumann./l uncionamiento de una máquina Kon Leumann consiste en un procesador que es capa8de reali8ar instrucciones aritm-ticas lógicas secuencialmente que es controlado por unprograma que se encuentra almacenado en la memoria de la máquina. Eas máquinas KonLeumann están 'asadas en el intercam'io de datos entre memoria registros del

procesador la reali8ación de operaciones aritm-ticas lógicas entre ellas.Un eemplo perecto en la actualidad de máquinas Kon Leumann son losmicrocontroladores a que dentro de ellos ,a una memoriaB un procesadorB un 'us dedatos un relo, con esto se permite la eecución de programas en ellos !/stos programade'en estar pre:iamente almacenados en la memoria del microcontrolador"$ C52D C53D$

1.11.2.1 Ta


44/55

ta


45/55

• 'M" +Single %nstruction stream& Multiple Data stream-: /stos sistemas secaracteri8an porque tiene un Ouo de datos m>ltiple un Ouo de instrucciones >nicoBesto signi?ca que una sola instrucciones puede aectar a :arios datos al mismo tiempoBlos procesadores que uncionan 'ao este sistema se les llama procesadores :ectorialesun eemplo de su uso seria si se tiene que calcular un porcentae a muc,os datosdierentesB con la misma instrucción se calcular+a en paralelo para todos los datos./n la lustración 4;4 se o'ser:a el uncionamiento de un sistema SM.

•

MM"+Multiple%nstruction stream& Multiple Data stream-: /stos sistemas se caracteri8an porque tienen unOuo m>ltiple de instrucciones de datosB estoquiere decir que en estas máquinas se puedenreali8ar m>ltiples instrucciones so're datosdierentes de orma simultáneaB dada lacompleidad de este tipo de sistemas se :uel:enmu di+ciles de entender programar pero orecenun rendimiento mu superior a cualquiera de los 3

anteriores a que presentan el mán:alor !proceso de escritura" o se puede determinar el :alorque posee la celda !proceso de lectura"./mero de pala'rasdel c,ip m el n>mero de 'its de cada pala'ra./ste tipo de organi8ación es ine?ciente puesto que cuando lamemoria es mu grande el tamao de la matri8 crecee: "iagrama de un sistema'M"

lustración !1: "iagrama de un sistema

MM"

lustración !% 9rganización de la memoria


46/55

9rganización por #its: Elamada tam'i-n organi8ación 3Ben este tipo de organi8ación en lugar de un >nicodecodi?cador de 2n salidas se utili8an 2 decodi?cadores de

2

n

2 salidas que están operando al mismo tiempo las

l+neas de dirección se reparte entre los 2 decodi?cadores. /neste tipo de organi8ación usando un >nico 'it de la matri8donde está la pala'ra se puede o'tener toda la inormacióncontenida en la pala'raB por esto se le llama organi8ación po'its. (a'e destacar que se necesitan :arias matrices deceldas 'ásicasB tantas como 'its de'a tener la pala'ra dememoriaB actuando so're ellas en paralelo los circuitos de

decodi?caciónB como se puede o'ser:ar en la lustración 4;43. C54D

1.12 Sistemas de memoria compartida=multiprocesadores.

/n este tipo de sistemas la memoria se organi8a en uno o :arios módulosB todos losmódulos de la memoria se comparten entre los procesadores de la maquina a tra:-s dedistintos tipos de intercone


47/55

Eas redes de intercone


48/55

lustración !: /*emplo de red conmutada con topologIa irregular

entro de las topolog+as e


49/55

Ea arquitectura de los multicomputadores tam'i-n es conocida como arquitectura 'asadaen el paso de mensaes su principal caracter+stica es que un multicomputador tiene lamemoria distri'uidaB esto quiere decir que decir que las computadoras que conorman a umulticomputador de'en comunicarse con las otras a tra:-s de una red de interconemero de nodosB as+ que un cu'o de n dimensiones tendrá 2n nodos. C56D/n la lustración 4;46 se pueden o'ser:ar los diagramas de las distintas redes deintercone


50/55

lustración !7: )ipos de redes de intercone0ión est(ticas

1.13.2 (l>ster.Un cl>ster es un sistema multicomputador que consiste en cientos o miles de $( oestaciones de tra'ao interconectadas entre s+ por medio de una red comercial de alta:elocidad./n los cl>steres se permite a todos los usuarios administradores tener acceso a los nodo con?gurarlos como un >nico sistema en lugar de como si uera una con?guración deequipos independientes.Eos cl>steres tienen grandes :entaas como por eemplo las siguientes= son muescala'lesB se pueden ampliar gradualmente además son mu renta'lesB pero tam'i-nalgunas des:entaas como las siguientes= sotFare limitadoB la red puede ,acer perder la?a'ilidad pro'lemas de seguridad.Se pueden distinguir entre 2 tipos de cl>steres=

• Clster centralizado: /n este tipo de cl>stertodas las computadoras o nodos que lo conorman

están montados en un armario compacto en elque se acomodan con el ?n de disminuir el:olumen del cl>sterB tienen la caracter+stica deque todos los nodos son del mismo tipo los>nicos peri-ricos que tienen por cuestiones deespacio son taretas de red posi'lemente discoduro.

/n la lustración 4;4% se puede o'ser:ar un cl>stercentrali8ado.

lustración !8 Clster centralizado


51/55

• Clster no centralizado: /ste tipo de cl>steresson aquellos sistemas en los que sus nodos seencuentran repartidos en todo un espacioB comoun edi?cio o un saloB es decirB no interesa muc,o eespacio que ocupan por lo tanto se admite el usde más peri-ricos que en los cl>steres

centrali8ados./n la lustración 4;4) se puede o'ser:ar la distri'ución

de un cl>ster no centrali8ado. C5)D C5*D

1.13.3 $rogramación de cl>steres.Eos cl>steres están diseados para correrprogramas en paralelo por lo que estos de'en

estar ,ec,os espec+?camente para uncionar deesta manera. entro de los entornos deprogramación para cl>steres podemos encontrarlos siguientes=

• asados en memoria compartida.7penM$= /s un entorno de programaciónpara memoria compartida que dada susimple8a Oester.

1.13.4 (onsideraciones so're el rendimiento de loscl>steres.

• $ara mantener un rendimiento alto es necesario tener en cuenta el n>mero decone


52/55

meor rendimiento. (a'e destacar que el rendimiento de un ($U está determinado por:arios actores tales como su :elocidad de reloB numero de n>cleos ?scos realesBcantidad de cac,- de ni:el 1B 2 3B arquitecturaB entre otras cosas.

1.14 (asos deestudio.

/n el ao 2B el cl>ster de &oogleunciona'a ante una petición seleccionandoel ser:idor que atender+a la petición con un'alanceo de carga 'asado en LS entre:arios cl>steresB sus '>squedas eranmaneadas por dos ser:idoresB uno de+ndices que mediante comparación entre listas de identi?cadores de documentos el +ndicen cuestión calculan el :alor de rele:ancia para cada documento los ser:idores de

documentos ester de&oogle.\l diseo implementado por &oogle era de alta ?a'ilidad de ,ardFare lo que ,ac+a queester.entro de los datos rele:antes del estudio se encuentran el trá?coB alrededor de 1consultas por segundo con un +ndice de '>squeda de menos de .5 segundos. /l cl>sterutili8a más de 6 procesadores 12. discosB disponiendo de tres sites redundantes=

dos en Silicón Kalle uno en Kirginia.Su cone


53/55

Destructurada. C7nlineD. ,ttp=00earanco.com0docencia0algoritmia0?les020(lase]2.pd C)DAT(. $lataormas mo:iles de comunicacion procesamiento.

C*Dntel. arJ.intel.com. C7nlineD. ,ttp=00arJ.intel.com0products0)%%20ntel;(ore;i%;5*5GX;$rocessor;6M;(ac,e;up;to;3]);&G8

C1D

nstituto Tecnologico e $iedras Legras. C7nlineD.,ttp=00itpn.m


54/55

s.pd C31D

9aael Ká8que8 $-re8. !215B 7ctu're" C7nlineD.,ttp=00r:a8que8.org0Misitio0Arquitectura]de](omputadoras]?les0'uses1.pd

C32D

os- Manuel Mend+as (uradros. FFF.di.ucm.es. C7nlineD.,ttp=00FFF.di.ucm.es0proesor0mendias05120docs0tema%.pd

C33D

Adolo . Millan. !22B Mar8o" FFF.8ator.com. C7nlineD.,ttp=008ator.com0GardFare0G2]4.,tm

C3

4D

Uni:ersidad de la 9ep>'lica. !214" FFF.?ng.edu.u. C7nlineD.

,ttp=00FFF.?ng.edu.u0tecnoin0m:d0cursos0arqcomp0material02140teo0arq;teo%.pd C35D

(ano Garriete Martine8. !2%B Agosto" docentes.uni.edu.ni. C7nlineD.,ttp=00docentes.uni.edu.ni0ec0&io:anni.Saen80ArquitecturaMaquinas0Unidad2.pd

C36D

nstituto Tecnologico e $iedras Legras. C7nlineD.,ttp=00itpn.m


55/55

C54D

Uni:ersidad (omplutense normática. C7nlineD.,ttp=00FFF.di.ucm.es0proesor0ru80R/20Temas0/(5.pd

C55D

Uni:ersidad e Alcalá. C7nlineD. ,ttp=00,pc.aut.ua,.es0^nac,o0A0tema5.2.pd

C56D

Uni:ersidad e Kalladolid. C7nlineD. ,ttp=00FFF.inor.u:a.es0^'astida0ArquitecturasP2A:an8adas09edes.pd

C5%D

#ernando $ardo (arpio. !22B /nero" inormatica.u:.es. C7nlineD.,ttp=00inormatica.u:.es0guia0asignatu0AA(0AA0apuntes0aa.pd

C5)D

aniel im-ne8 &on8ale8. C7nlineD.,ttps=00FFF.e

Documento Completo1

Documents

Transcript of Documento Completo1