1

Instituto Nacional de MéxicoInstituto Tecnológico de Tuxtla Gutiérrez

Ingeniería Electrónica

Materia

Microcontroladores

“Arquitectura de los microcontroladores”

Docente

Ing. Álvaro Hernández Sol

Integrantes de equipo 7

Cruz Carbajal Reyna Eustacia

Gómez López María de los Ángeles

Jiménez Bonilla Oswaldo

Tuxtla Gutiérrez, Chiapas a 02 de Marzo de 2016

2

Índice

Introducción……………………………………………………………………….......

3

Tipos de Arquitectura………………………………………………………………...

Arquitectura Von Neuman…………………………………………………...

Arquitectura Harvard…………………………………………………………

445

Ejemplos de Arquitectura Harvard…………………………………………………. NPX LPC1311……………………………………………………………….. HITACHI SH7709…………………………………………………………….

669

Ejemplos de Arquitectura Von Neuman…………………………………………… SAM7S/SE

ARM7……………………………………………………………. Freescale

68HC08……………………………………………………………

101011

Conclusión……………………………………………………………………………. 12

Bibliografía……………………………………………………………………………. 13

3

Introducción

Como sabemos un microcontrolador es un circuito integrado programable, capaz de ejecutar las órdenes grabadas en su memoria, a comparación con los microprocesadores, en éste poseemos todos los dispositivos periféricos necesarios para su correcto funcionamiento ya inmersos en el chip.

En la siguiente investigación se dan a conocer 2 microcontroladores con arquitectura Von Neumann y 2 más con arquitectura Harvard, esta última siendo la más utilizada gracias a los beneficios que en este radica.

A comparación con la arquitectura Von Neumann, la Harvard nos permite separar los datos de las instrucciones en 2 diferentes memorias.

4

TIPOS DE ARQUITECTURA PARA MICROCONTROLADORES

Básicamente existen dos tipos de arquitectura interna:

La arquitectura von Neumann La arquitectura Harvard

Arquitectura von Neumann. La arquitectura tradicional de computadoras y microcontroladores se basa en el esquema propuesto por John Von Neumann, en el cual la unidad central de proceso, o CPU, está conectada a una memoria única que contiene las instrucciones del programa y los datos. El tamaño de la unidad de datos o instrucciones está fijado por el ancho del bus de la memoria. Las dos principales limitaciones de esta arquitectura tradicional son:

a) Que la longitud de las instrucciones está limitada por la unidad de longitud de los datos, por lo tanto el microprocesador debe hacer varios accesos a memoria para buscar instrucciones complejas.b) La velocidad de operación (o ancho de banda de operación) está limitada por el efecto de cuello de botella que significa un bus único para datos e instrucciones que impide superponer ambos tiempos de acceso.

La arquitectura von Neumann permite el diseño de programas con código automodificable, práctica bastante usada en las antiguas computadoras que solo tenían acumulador y pocos modos de direccionamiento, pero innecesaria, en las computadoras modernas.

5

La arquitectura Harvard

La arquitectura conocida como Harvard, consiste simplemente en un esquema en el que el CPU está conectado a dos memorias por intermedio de dos buses separados. Una de las memorias contiene solamente las instrucciones del programa, y es llamada Memoria de Programa. La otra memoria solo almacena los datos y es llamada Memoria de Datos. Ambos buses son totalmente independientes y pueden ser de distintos anchos. Para un procesador de Set de Instrucciones Reducido, o RISC (Reduced Instrucción Set Computer), el set de instrucciones y el bus de la memoria de programa pueden diseñarse de manera tal que todas las instrucciones tengan una sola posición de memoria de programa de longitud.

Además, como los buses son independientes, el CPU puede estar accediendo a los datos para completar la ejecución de una instrucción, y al mismo tiempo estar leyendo la próxima instrucción a ejecutar. Podemos observar claramente que las principales ventajas de esta arquitectura son:

a) El tamaño de las instrucciones no está relacionado con el de los datos, y por lo tanto puede ser optimizado para que cualquier instrucción ocupe una sola posición de memoria de programa, logrando así mayor velocidad y menor longitud de programa.

b) El tiempo de acceso a las instrucciones puede superponerse con el de los datos, logrando una mayor velocidad de operación.

Una pequeña desventaja de los procesadores con arquitectura Harvard, es que deben poseer instrucciones especiales para acceder a tablas de valores constantes que pueda ser necesario incluir en los programas, ya que estas tablas se encontraran físicamente en la memoria de programa (por ejemplo en la EPROM de un microprocesador).

6

EJEMPLO DE MICROCONTROLADORES

ARQUITECTURAS HARVARD

Microcontrolador NPX LPC1311

32 -bit microcontrolador ARM Cortex- M3; hasta 32 kB de flash y 8 kB SRAM

El LPC1311 opera en CPU con frecuencias de hasta 72 MHz. La ARM Cortex- M3 en incorpora una tubería de 3 etapas y utiliza una arquitectura de Harvard conInstrucciones y datos buses locales separados, así como un tercer bus para periféricos. La ARM CPU Cortex- M3 también incluye una unidad de captación previa interno que admite especulativa ramificación.

El complemento periférico del LPC1311 incluye hasta 32 kB de Flash Memoria, hasta 8 kB de memoria de datos, uno con el modo Rápido Plus Interfaz I2C -bus, una UART, cuatro temporizadores de uso general, y hasta 42 de propósito general.

Características y ventajas:

o Funciona a frecuencias de hasta 72 MHz.o 8 kB (LPC1311) en la memoria FLASH.o Trabaja en programación del sistema (ISP) y En programación de

aplicaciones (IAP).o UART con generación fraccional con velocidad de transmisión, el módem,

FIFO interno, y RS- 485 / EIA- 485 de apoyo.o Multi-protocolo de capacidades y controlador de SSP con FIFO.o Interfaz de bus de apoyo, bus completo y de modo rápido Plus con una

Tasa de datos de 1 Mbit / s con reconocimiento de dirección múltiple.o Hasta 42 pines de uso general de E / S (GPIO), tiene pines configurable

pull-up / pull-down.o Temporizadores de cuatro entradas de captura y 13 salidas.

El LPC1311 / 13/ 42/43 incorporan varias regiones de memoria diferentes. El área de vectores de interrupción soporta dirección de reasignación.

La zona periférica AHB es de 2 MB de tamaño y se divide para permitir hasta 128 periféricos. La zona periférica APB es de 512 KB de tamaño y se divide para permitir hasta 32 periféricos. Cada periférico de cualquier tipo se asigna 16 KB de espacio. Esto permite la simplificación de la decodificación de dirección para cada periférico.

7

Fuentes de interrupción:

Cada dispositivo periférico tiene una línea de interrupción conectada a la CNTV, pero puede tener varias banderas de interrupción. Banderas de interrupción individuales también pueden representar más de una fuente de interrupción.

Cualquier pin GPIO (un total de hasta 42 pines), independientemente de la función seleccionada, puede ser programado para generar una interrupción en un nivel de

flanco de subida o flanco de bajada, o ambos.

8

HITACHI SH7709

Características de este microcontrolador.

CPU

·32-bit bus de datos interno Archivos general-registro1. Registros generales Dieciséis de 32 bits (ocho registros de sombra de 32

bits)2. Cinco registros de control de 32 bits3. Cuatro registros del sistema de 32 bits

Conjunto de instrucciones de tipo RISC (compatibilidad ascendente con el SH-2)

1. Longitud de instrucción: 16 bits de longitud fija para mejorar la eficiencia del código

2. Arquitectura Harvard3. Instrucciones de bifurcación retrasadas4. Juego de operaciones basado en lenguaje C

9

Tiempo de ejecución de instrucciones: una instrucción / ciclo para obtener instrucciones básicas

Espacio de direcciones lógico: 4 GB ASID identificador Espacio: 8 bits, 256 espacio de direcciones lógicas En el chip multiplicador Cinco etapas del ciclo pipeline

En memoria de programa cuenta con 4 Gbytes de espacio de direcciones, 256 espacios de direcciones (ASID 8 bits), 128-entrada, 4-en modo conjunto asociativo TLB.

Espacio de direcciones físico dividido en seis zonas, cada una un máximo de 64 MB, con las siguientes características ajustable para cada área:

tamaño del bus (8, 16, o 32 bits) Número de ciclos de espera (también es compatible con una función de

espera de hardware) Ajuste del tipo de espacio permite la conexión directa a SRAM, DRAM, SDRAM, y ROM ráfaga Soporta interfaz PCMCIA (2 canales)

10

ARQUITECTURAS VON NEUMANN

Micro controlador: SAM7S/SE ARM7 Microcontrollers de Atmel.

SAM7S de Atmel es una serie de microcontroladores flash pincount bajos basados en el procesador ARM RISC de 32 bits. Cuenta un flash de alta velocidad y una SRAM, un gran conjunto de periféricos, incluyendo un dispositivo USB 2.0 (a excepción de la SAM7S32 y SAM7S16), y un conjunto completo de funciones del sistema minimizando el número de componentes externos.

Ofrece una ruta de migración fuerte para los usuarios de microcontrolador 8/16-bit que buscan un rendimiento adicional, memoria extendida, y la integración del sistema optimizado.

Los dispositivos seleccionados cuentan con una interfaz de bus externo que proporciona acceso a externa NAND flash, SDRAM, CompactFlash, SRAM y almacenamiento ROM.

De alto rendimiento de 32 bits Arquitectura RISC Alta densidad del conjunto de instrucciones de 16 bits

Flash de alta velocidad interna

512 Kbytes (SAM7S512) organiza en dos bancos contiguos de 1.024 páginas de 256 bytes

Tiempo Página Programación: 6 ms, Incluyendo Página Auto borrar, Borrado completo Tiempo: 15 ms

10.000 ciclos de escritura, de 10 años la capacidad de retención de datos, capacidades de bloqueo de sector, Flash

Generador de reloj (RCKC)

Baja potencia Oscilador RC, de 3 a 20 MHz Oscilador on-chip y un PLL.

Freescale 68HC08

11

El 68HC08 es una familia de microcontroladores de Freescale de 8 bits y arquitectura Von Neuman, con un solo bloque de memoria. Son microcontroladores de propósito general, cuenta con diferentes periféricos internos, pero con una CPU común que permite migrar aplicaciones entre ellos, facilitado con ello el diseño.

Entre los periféricos internos que cuentan estos microcontroladores esta conversores analógico-digital, módulo de control de tiempos y sistemas de comunicación como SPI, I2C, USB o SCI o UART entre otros.

Principales características

Código compatible con la familia M6805, M14805 y la familia HC05 El bus interno tiene una frecuencia de 8 MHz. Sistema para proteger el funcionamiento estable del programa. Reset opcional por watch-dog La memoria RAM es totalmente estática con los modos (STOP) y modo

esperar un evento externo (WAIT).

Partes y registros del la HC08 

Acumulador de 8-bit denominado A. Registro índice de 16-bit denominado H:X . Un registro de puntero de pila (stack) de 16-bit denominado SP. Un contador de programa de 16 bits denominado PC. Registro de condiciones de 8 bits denominado CCR. Instrucciones de multiplicación de 8-bit por 8-bit y de división de 16-bit por

8-bits.

CONCLUSIÓN

12

Se puede observar el comportamiento, las ventajas y desventajas de cada arquitectura en los Microcontroladores.

En beneficios nos quedamos con la arquitectura Harvard, sin menospreciar a la Von Neumann, antecesora de muchos de los Microcontroladores que hoy en día conocemos.

Con la arquitectura Von Neumann no podemos tener datos de lectura y de escritura a la vez en el CPU, esto debido al uso compartido de los mismos sistemas de buses.

La arquitectura Harvard resulta más rápida para un sistema más complejo, debido a que la instrucción obtiene acceso a datos y no compite por una única vía de memoria. La principal ventaja que tenemos al usar un microcontrolador con arquitectura Harvard es el acceso a más de una memoria del sistema.

En base a los lenguajes de programación y el conocimiento de nuestros dispositivos, con los Microcontroladores podremos ser capaces analizar y generar salidas para el control de muchos dispositivos tales como pantallas LCD, actuadores y demás, siendo este, uno de los dispositivos actuales más utilizados en el ramo de la electrónica.

REFERENCIAS:

13

(s.f.). Obtenido de http://www.iuma.ulpgc.es/~nunez/procmultimedia98-00/hitachi/sh7709.pdf

(s.f.). Obtenido de http://www.nxp.com/documents/data_sheet/LPC1311_13_42_43.pdf

(s.f.). Obtenido de http://www.isystem.com/files/products/InCircuit/TechnicalNotes/ICE68HC08.pdf

(s.f.). Obtenido de http://www.atmel.com/products/microcontrollers/arm/sam7s_se.aspx