memoria3.dviDepartamento de Ingeniera Electrica
Condensadores para Convertidores Modulares
Ingeniero Civil Electricista
Profesor Gua:
Comision:
Santiago, Noviembre 2017.
Departamento de Ingeniera Electrica
Condensadores para Convertidores Modulares
Agradecimientos
Primero, agradezco a Dios. No puedo estar mas satisfecho de todas las experiencias y facilidades
que me has otorgado en mi vida.
Dentro de los academicos de la UTFSM, agradezco al profesor Andres Mora, quien ha tenido
la confianza en m para trabajar en conjunto. Muchas gracias por las oportunidades y experiencias.
Tambien al profesor Aldo Barrueto, por los multiples consejos que me ha dado; a Nancy Silva por su
constante ayuda desinteresada; y al profesor Antonio Sanchez por haberme guiado durante mi inicio
en el plan de magster.
Por otro lado, dentro del DIE de la Universidad de Chile, estoy sumamente agradecido del profesor
Roberto Cardenas, quien ha tenido una disposicion muy valorable conmigo al permitir ampliar mi
desarrollo como investigador. Espero algun da seguir su ejemplo y replicar esta accion. Tambien
estoy feliz por la gente que he conocido en el Laboratorio de Electronica de Potencia, lugar que me ha
acogido con la mejor disposicion. Espero que sigamos con compartiendo de la excelente forma que
llevamos haciendo.
Respecto a mis relaciones mas cercanas, estoy feliz de haber conocido a la generosa cantidad
de companeros y colegas en mi universidad, donde hemos compartido diversas experiencias en este
trayecto. Mis amigos de siempre: Ignacio y Camila Weiss, Benjamn Bravo y Matas Aguilera. El
enorme esfuerzo de mis padres Angela Ortiz y Carlos Urrutia a lo largo de mi educacion como hijo
y persona. Gracias por todo el amor y dedicacion, que habilitaron poder desempenarme en el camino
que he elegido. Estoy convencido que sin los valores que me inculcaron, no hubiese podido apreciar y
agradecer los pequenos y grandes detalles que se me han presentado en mi vida.
Estoy muy feliz y agradecido de haber conocido a Catalina Sepulveda. Ademas del amor y dedica-
cion que me entregas, estoy enormemente agradecido por el apoyo incondicional que me has otorgado
en gran parte de este recorrido. En los momentos en que me vi sobrepasado por los diversos escena-
rios que se me presentaron, me ensenaste a creer y seguir a delante. Esto no se me olvidara nunca y
siempre te estare agradecido.
Finalmente, se agradece el financiamiento otorgado por el proyecto FONDECYT 1140337 y el
proyecto CONICYT basal FB0008 en el desarrollo de este trabajo.
Matas Urrutia O.
Resumen
Desde la aparicion de los Convertidores Modulares Multinivel (MMC) a principio de los anos
2000, estos han sido continuamente investigados e insertos exitosamente en aplicaciones de trans-
mision en alta tension continua (HVDC). Debido a su estructura altamente modular que otorga gran
cantidad de grados de libertad, el control de los MMC es complejo y frecuentemente dividido en sec-
ciones. Una de estas etapas es el Balance Local de Tensiones (CVB), la cual consiste en distribuir la
energa de los modulos de una rama del convertidor. El desbalance local de ramas puede ser producido
por multiples motivos, como el esquema de modulacion utilizado o las diferencias naturales entre los
componentes de los modulos. Si es que no existe un esquema de balance, la desviacion de las tensiones
de los condensadores puede producir una distribucion intolerable de potencia que inclusive puede pro-
ducir fallas. Este trabajo presenta una estrategia de control CVB para MMC conformados por modulos
puentes-H, la cual proviene de un problema de optimizacion general. El metodo es integrado en con-
junto a un esquema de modulacion por ancho de pulsos con desfase de niveles (LS-PWM), donde
ademas se utilizan redes ordenamiento implementadas en una plataforma FPGA (Field Programma-
ble Gate Array). Se realizaron pruebas experimentales a una rama conformada por nueve puentes-H,
donde se observa un mejor comportamiento del esquema, especficamente en prestaciones dinamicas.
Keywords: Convertidores modulares multinivel, control predictivo, condensadores flotantes, mo-
dulacion por ancho de pulsos.
I
Abstract
Since Modular Multilevel Converters (MMC) first appeared in the early 2000s, they have been
widely researched and successfully inserted in High Voltage Direct Current (HVDC) power transmis-
sion. Due to their modular structure that provides several degrees of freedom, MMC control is complex
and usually divided into sub-goals. One of these goals is Capacitor Voltage Balancing (CVB) control,
which locally balances the energy of the modules belonging to the same cluster. The imbalance of
cell voltages in the same cluster could be produced by many factors, such as the modulation scheme
performance or typical differences between semiconductors and capacitors. If a CVB control scheme
is not implemented, the deviation between cell voltages could yield unacceptable power distribution
among cells or, in a limit case, cause failures. This document presents a simple CVB strategy for MMC
based on full H-bridge cell topologies, which is a proposed solution of an underlying optimal control
problem. The method is integrated to a Phase-Disposition PWM scheme with sorting networks imple-
mented in a Field Programmable Gate Array (FPGA). Experimental results obtained from a nine-cell
single-phase converter demonstrate an improved performance using the proposed method, especially
under transient operating conditions.
width modulation.
2.1.1. Estructura Fundamental de la Familia MMC . . . . . . . . . . . . . . . . . . 3
2.1.2. Convertidores Modulares Multinivel Convencionales . . . . . . . . . . . . . 4
2.1.3. Otras Topologas Modulares . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.1.4. Esquemas de Control para Convertidores Modulares Multinivel . . . . . . . 6
2.2. Esquemas de Modulacion para Inversores Multinivel Puentes-H en Cascada . . . . . 9
2.2.1. Modulacion por Ancho de Pulso para Modulo Puente-H . . . . . . . . . . . 10
2.2.2. Esquemas de Modulacion PWM con Senales Portadoras para Convertidores
Multinivel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.2.4. Staircase Nearest Level Modulation (SNLM) . . . . . . . . . . . . . . . . . 20
2.3. Seguimiento de fase en una Red Monofasica . . . . . . . . . . . . . . . . . . . . . . 21
2.3.1. Phase-locked Loop (PLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.4. Control de Balance Local para MMC . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.4.1. Metodos con Adicion de Senales de Correccion . . . . . . . . . . . . . . . 27
2.4.2. Metodos con Redistribucion de Senales de Disparo . . . . . . . . . . . . . . 27
2.5. Algoritmos de Ordenamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2.5.1. Redes de Ordenamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3. Problema Generalizado de Control Local 33
3.1. Esquema de Balance Local Utilizado . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.1.1. Redes de Ordenamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
III
4. Preambulo de Desarrollo Experimental 43
4.1. Criterio Propuesto para Estudios Comparativos en MMC . . . . . . . . . . . . . . . 43
4.1.1. Comparacion de Esquemas en Estado Estacionario . . . . . . . . . . . . . . 44
4.1.2. Comparacion de Esquemas en Estado Dinamico . . . . . . . . . . . . . . . . 47
4.2. Esquemas de Control de Prototipo de Pruebas . . . . . . . . . . . . . . . . . . . . . 48
4.2.1. Modelo Analtico del Sistema . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.2.2. Estrategia de Control del Sistema . . . . . . . . . . . . . . . . . . . . . . . 49
4.3. Diseno de Controladores Utilizados en Prototipo Experimental . . . . . . . . . . . . 52
4.3.1. Diseno de Regulador de Corriente . . . . . . . . . . . . . . . . . . . . . . . 52
4.3.2. Diseno de Regulador de Tension Promedio . . . . . . . . . . . . . . . . . . 53
4.3.3. Resultados de Simulacion . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5. Desarrollo de Pruebas Experimentales 56
5.1. Implementacion de Prototipo Experimental . . . . . . . . . . . . . . . . . . . . . . 56
5.1.1. Plataforma de Trabajo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.1.2. Firmware de FPGA con Esquema de Balance Local Propuesto . . . . . . . . 59
5.2. Resultados Experimentales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.2.1. Pruebas Dinamicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.2.3. Calculo de Frecuencias de Conmutacion del Convertidor . . . . . . . . . . . 68
6. Comentarios y Conclusiones 71
6.1. Comentarios y Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Anexos 74
A.1. Modulo PD-PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
A.2. Implementacion de Control de Balance Local con PD − PWM . . . . . . . 76
B. Efecto de Tiempo Muerto en Convertidores Puentes-H en Cascada con Conmutaciones
Simultaneas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Bibliografa 84
INDICE DE TABLAS
Indice de tablas
2.1. Comparacion de metodos PS-PWM y PD-PWM en funcion de la frecuencia fo. . . . 18
2.2. Tabla comparativa de distintos tipos de redes de ordenamiento. Para las redes Even-
odd merge y Bitonic merge, n = 2p, donde p ∈ N . . . . . . . . . . . . . . . . . . . 32
2.3. Comparadores C() y etapas requeridas S() para redes de ordenamiento optimas de n entradas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.1. Ejemplo de metodo propuesto de asignacion optima de ndices de modulacion para un
caso de 5 modulos puentes-H en cascada. . . . . . . . . . . . . . . . . . . . . . . . 36
3.2. Ejemplo de metodo propuesto con LS-PWM para un caso de 5 modulos puentes-H en
cascada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.1. Frecuencias definidas para cada esquema de modulacion para nueve celdas. . . . . . 44
4.2. Tension de red y corriente de cuadratura para mantener punto de operacion Qc al
variar el ndice de modulacion m. Celdas con fondo color indican que es un punto
de operacion no factible por limitaciones practicas. . . . . . . . . . . . . . . . . . . 47
5.1. Parametros de prototipo experimental implementado. . . . . . . . . . . . . . . . . . 56
V
INDICE DE FIGURAS
Indice de figuras
2.1. (a) Modulo puente-H; (b) Modulo semi puente-H; (c) Rama conformada por modulos
puentes-H; (d) Rama conformada por semis puentes-H. . . . . . . . . . . . . . . . . 4
2.2. (a) Convertidor Matricial Modular Multinivel (M3C); (b) Convertidor Modular Mul-
tinivel (M2C). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.3. (a) Convertidor Hexverter; (b) Alternating Arm Converter (AAC); (c) Convertidor
M2C hbrido. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.4. Clasificacion de tecnicas de modulacion mas conocidas aplicables a CHB. Figura ex-
traida de [1]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.5. Modulacion unipolar con f1 = 50Hz, mf = 9 y mo = 0.8: (a) Convertidor puente-
H con esquema de comparacion para PWM-unipolar; (b) Tensiones de salida y sus
espectros de frecuencia. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
zacion natural; (b) Actualizacion simetrica; (c) Actualizacion asimetrica. . . . . . . . 13
2.7. Tipos de actualizacion de referencia para senales portadoras triangulares con mf = 12 y mo = 0.8: (a) Actualizacion natural; (b) Actualizacion tipo simetrico; (c) Actuali-
zacion tipo asimetrico. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.8. Tensiones moduladas con PS-PWM para convertidor de tres celdas en cascada con
mf = 3 y mo = 0.8: (a) Senales celda 1; (b) Senales celda 2; c) Senales celda 3; (d)
Tension de referencia y salida de rama. . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.9. (a) Distribucion de senales portadoras para PS-PWM con n = 3, mf = 3 y mo = 0.8;
(b) Espectro armonico para n = 1, 2 y 3 con PS-PWM y mf = 15. . . . . . . . . . 16
2.10. Esquemas Level-shifted PWM para 7 niveles y mo = 0.8. (a) PD-PWM; (b) POD-
PWM; (c) APOD-PWM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.11. Tensiones moduladas con Level-shifted PWM para convertidor de tres celdas: (a)
Senales celda 1; (b) Senales celda 2;( c) Senales celda 3; (d) Tension de salida y
tension de referencia. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.12. Convertidor multinivel puentes-H de tres celdas con LS-PWM. . . . . . . . . . . . . 18
2.13. Metodo de actualizacion One-cell Update [2] para n = 3: (a)-(c) Senales para celdas
1 a la 3 respectivamente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
VI
INDICE DE FIGURAS
2.14. Metodo de actualizacion All-cell Update [2] para n = 3: (a)-(c) Senales para celdas 1
a la 3 respectivamente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.15. Fasores espaciales activos que se pueden generar con un CHB trifasico de 11 niveles. 21
2.16. Clasificacion general de esquemas de sincronizacion y monitoreo de red de alimenta-
cion segun [3]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.18. PLL trifasico utilizando modelo de pequena senal. . . . . . . . . . . . . . . . . . . . 24
2.19. Diagrama de Bode para APF de primer orden con ωf = 314 rad/s. . . . . . . . . . . 25
2.20. Diagrama de bloques general de un PLL monofasico con uso de APF. . . . . . . . . 26
2.21. Lazo de control individual para i-esima celda. . . . . . . . . . . . . . . . . . . . . . 27
2.22. Esquema de balance local propuesto por Kammerer en [4]. (a) Ordenamiento ascen-
dente o descendente segun estado de carga de la rama. (b) Distribucion de conmuta-
ciones segun estado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.23. Metodo de determinacion de tension maxima y mnima propuesto por [5] para cuatro
submodulos por rama. (a) Comparaciones realizadas para determinar ndice de celda
con tension maxima Y (1). (b) Comparaciones realizadas para determinar ndice de
celda con tension mnima Y (2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.24. Asignacion de senales portadoras para modulacion de una celda ante la asignacion del
off-set j , con j > 1, para el esquema propuesto en [5]. . . . . . . . . . . . . . . . . 30
2.25. (a) Elemento comparador fundamental. (b) Red Bubble sort. (c) Red Insertion sort . 31
3.1. Redes de ordenamientos optimas segun [6]. (a) Red de 4 elementos. (b) Red de 6
elementos. (c) Red de 9 elementos. . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.2. Diagrama de bloques de esquema de balance local con modulacion PD-PWM propuesto. 41
4.1. Diagrama de flujo propuesto para preparacion de pruebas comparativas entre esque-
mas de balance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.2. Esquema general de control del cluster. . . . . . . . . . . . . . . . . . . . . . . . . 48
4.3. Diagrama de bloques de modelo de pequena senal para relacion potencia/voltage de
rama. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.4. Diagrama de esquema anti-enrollamiento para controladores bipropios propuesto en [7]. 52
4.5. Diagrama de bode de lazo abierto C(z)Hc(z) de lazo de control de corriente. . . . . 53
4.6. Diagrama de bloque de lazo de control de tension promedio. . . . . . . . . . . . . . 54
4.7. Indices WTHD y WTHD-3 calculados con los resultados de simulacion. (a) 500VAr.
(b) 1000VAr y (c) 1500VAr. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.1. (a) Modulo puente-H utilizado (b)Fuente programable AMETEK CSW 5550. . . . . 57
VII
INDICE DE FIGURAS
5.2. Tarjeta de procesamiento de senales. (a) Tarjeta HPI de comunicacion . (b) DSP
TMS320C6713. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.3. Plataforma de FPGA. (a) Vista frontal de FPGA. (b) Vista trasera FPGA. (c)Tarjeta
emisora de fibra optica. (d) Tarjeta extensora de medicion diferencial. . . . . . . . . 58
5.4. Estructura general de implementacion experimental. . . . . . . . . . . . . . . . . . . 59
5.5. Tensiones y errores instantaneos para ensayo OFF-ON con m = 0.7, S = 2000VA
y Vdc = 360V para distintos esquemas de balance. (a)PD-PWM con ordenamiento
completo (b)PD-PWM con ordenamiento parcial (c) PS-PWM k = k∗ (d) PS-PWM
k = 0.5k∗ (e) PS-PWM k = 2k∗. . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
5.6. Tensiones y errores instantaneos para ensayo OFF-ON con m = 0.7, S = 1667VA
y Vdc = 300V para distintos esquemas de balance. (a)PD-PWM con ordenamiento
completo (b)PD-PWM con ordenamiento parcial (c) PS-PWM k = k∗ (d) PS-PWM
k = 0.5k∗ (e) PS-PWM k = 2k∗. . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.7. Tensiones de salida del lazo de corriente v∗o y tensiones de rama total instantanea Vdc
para el punto de operacion S = 1500VAr con ndices de modulacion desde 0.4 a 0.8.
(a) Metodo (I), (b) Metodo (II) y (c) Metodo (III) . . . . . . . . . . . . . . . . . . . 64
5.8. Tensiones de salida vo con 1500VAr y m = 0.4 con sus respectivas FFT para los tres
metodos de balance local. (a) Metodo (I), (a) Metodo (II) y (c) Metodo (III). . . . . 65
5.9. Tensiones de salida vo con 1500VAr y m = 0.8 con sus respectivas FFT para los tres
metodos de balance local. (a) Metodo (I), (a) Metodo (II) y (c) Metodo (III). . . . . . 65
5.10. Indices de distorsion armonica de tension de salida del convertidor con nueve celdas
y tres niveles de potencia reactiva: (a) 500, (b)1000 y (c)1500VAr; Metodos (I) LS-
PWM full sorted,(II) LS-PWM partially sorted y (III) PS-PWM. . . . . . . . . . . . 66
5.11. Error cuadratico de las tensiones de condensadores para los tres metodos en tres ni-
veles de potencia, donde evc esta ponderado por la relacion de potencias 500Var/Qo.
(a)500VAr, (b)1000VAr y (c)1500VAr. . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.12. Tension de salida vo, de referencia v∗o y media vo con ndice de modulacion m = 0.5 y 500VAr. Esquema de balance (III). . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.13. Errores medios de tension de salida para los distintos metodos y puntos de operacion
definidos. (a) 500VAr, (b) 1000VAr y (v) 1500VAr. . . . . . . . . . . . . . . . . . . 68
5.14. Numero de conmtuaciones en estado estacionario durante 0.6 segundos con m = 0.8 y S = 1000VA para 9 modulos con esquemas (I) y (II). . . . . . . . . . . . . . . . . 69
5.15. Frecuencias promedio estimadas para metodos (I) y (II) con convertidor de nueve
celdas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
5.16. Diagramas de caja de piernas del convertidor con 9 celdas con metodos (I) y (II). . . 70
1. Niveles y variables utilizadas en construccion de PD-PWM para n = 3. . . . . . . . 75
2. Esquematico de modulo de programacion de PD-PWM en un puente-H. . . . . . . . 76
3. Esquematico de red de ordenamiento de 4 modulos. . . . . . . . . . . . . . . . . . . 78
VIII
INDICE DE FIGURAS
4. Esquematico de red de ordenamiento parcial de 4 modulos. . . . . . . . . . . . . . . 80
5. Efecto del tiempo muerto en convertidores puentes-H en cascada(CHB) cuando exis-
ten conmutaciones simultaneas entre dos modulos. (a) CHB de dos modulos con fuen-
te DC fija; (b) Caso en que is > 0; (c) Caso en que is < 0. . . . . . . . . . . . . . . 83
6. Efecto del tiempo muerto en CHB de dos modulos con esquema PD-PWM. (a) Caso
is > 0; (b) Caso is < 0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
IX
Introduccion
En la actualidad, es un hecho que los convertidores multinivel estan integrados exitosamente en
importantes aplicaciones industriales con niveles considerables de potencia. Dentro de sus variadas
caractersticas, la alta calidad de tensiones y corrientes que ofrecen, la posibilidad de lograr mayores
niveles de tension sin aumentar la capacidad de sus componentes y su estructura modular para un
importante grupo de topologas, son determinantes para su creciente nicho de aplicacion.
A pesar de que esta tecnologa se puede considerar madura por su amplia aceptacion, los desafos
y sub-areas de investigacion son amplios y estan en constante crecimiento. Una de estas sub-areas
es la creacion de nuevas topologas, donde existen derivaciones de las configuraciones clasicas: Dio-
dos de enclavamiento (NPC), Capacitor flotante (FC) y Puentes-H en Cascada (CHB). Precisamente,
dentro del estudio de nuevas topologas multinivel, se encuentra la familia de los Convertidores Mo-
dulares Multinivel (MMC), los cuales poseen, como su nombre indica, un alto grado de modularidad
y escalabilidad en su diseno.
El principal convertidor modular implementado y utilizado es el Modular Multilevel Converter
(M2C), cuya principal aplicacion ha sido en transmision en alta tension en corriente directa (HVDC);
otro convertidor modular multinivel moderno es el Modular Multilevel Matrix Converter (M3C), cuya
principal diferencia con el M2C es que este convertidor no tiene un enlace de tension continua. Ademas
del M2C y M3C, existen topologas como el Hexverter y Alternating Arm Converter (AAC), entre
otros.
El componente fundamental de los MMC es la denominada celda (o modulo), la cual es un conver-
tidor monofasico con un condensador flotante. La conexion en serie de celdas conforman las denomi-
nadas ramas, arms, cuya interconexion especfica de un numero definido de estas definen las diversas
topologas MMC. Debido a que los modulos de potencia estan compuestos de capacitores flotantes,
1
CAPITULO 1. INTRODUCCION
estos sufren fluctuaciones de tension que varan segun el punto de trabajo en el cual se encuentre el
convertidor, lo cual requiere de un esquema de control, en general, complejo. Para asegurar un correcto
funcionamiento, es fundamental que las fluctuaciones de tension de sus condensadores se encuentren
dentro de un rango acotado. Para lograr este objetivo, se han propuesto multiples esquemas de control
basados en distintos argumentos, donde se plantean los siguientes objetivos de control: controlar la
energa total del convertidor, mantener el balance energetico entre las ramas y mantener un balance
local de los modulos de cada rama.
Aunque el objetivo de balance energetico depende directamente de la estructura del convertidor,
el mantener el balance energetico dentro de cada rama del convertidor es un requisito presente en
todas las configuraciones de los MMC. Este objetivo esta directamente relacionado con el esquema de
modulacion utilizado para la tension de salida de la rama.
Dentro de la literatura se encuentran diversas propuestas que logran este objetivo, las cuales se
dividen en dos tendencias: las que adicionan senales de referencia y las que modifican los patrones de
conmutacion. La primera consiste en adicionar senales de correccion para cada modulo de la rama;
la segunda se basa en una reasignacion de los patrones de conmutacion para lograr el balance, sin
agregar distorsion adicional a la senal de tension de salida.
En este trabajo se presenta un desarrollo analtico, teorico y experimental de una propuesta de mo-
dulacion por ancho de pulsos (PWM) para MCC con modulos puentes-H, cuya principal caracterstica
es la utilizacion de un esquema PWM con desfase de niveles (LS-PWM) con redes de ordenamien-
to optimas implementadas en una FPGA (Field Programmable Gate Array). Ademas, se presenta un
analisis comparativo de tres metodos de balance local por medio de un nuevo criterio de evaluacion.
Para la validacion y estudio experimental del trabajo, se utiliza un prototipo experimental de nueve
modulos puentes-H disponibles en conjunto de una plataforma digital DSP+FPGA, disenada por el
Departamento de Ingeniera Electrica de la UTFSM. El banco de pruebas junto con la plataforma
digital se encuentran disponibles en el Laboratorio de Electronica de Potencia del Departamento de
Ingeniera Electrica de la Universidad de Chile.
2
2.1. Convertidores Multinivel Modulares (MMC)
Los convertidores modulares multinivel, desde ahora referidos como MMC, son un subconjunto
de la gran familia de convertidores multinivel. Los MMC comenzaron a tomar interes a comienzo
del ano 2000 [8, 9], donde sus principales caractersticas son su estructura con alta modularidad y
la excelente calidad que ofrecen en las tensiones de salida, lo cual permite reducir las perdidas de
conmutacion, evitar filtros y, producto de la gran cantidad de estados redundantes que posee, realizar
re-configuraciones ante fallas [10, 11]. Sus aplicaciones son variadas y pueden ser implementados
en media o alta tension. Actualmente, los MMC son usados para accionamientos de media tension,
compensadores estaticos, filtros activos, enlaces de alta tension continua (HVDC) y aplicaciones en
sistemas de generacion renovable [10, 11, 12].
2.1.1. Estructura Fundamental de la Familia MMC
Los elementos fundamentales que conforman a los MMC, son las denominadas celdas o modulos.
Una celda es un convertidor monofasico de dos o mas niveles de tension que permite un flujo bidirec-
cional de corriente en sus terminales de salida. Por lo general, los dos tipos de modulos mas utilizados
son los bien conocidos puentes-H, de tres niveles de tension en la salida (Figura 2.1.(a)), y los con
solo una pierna de semiconductores, semi puentes-H, que otorgan dos niveles de tension en la salida
(Figura 2.1.( b)).
La interconexion en serie de estos modulos conforman el cluster de un convertidor modular multini-
vel, donde la interconexion de un numero definido de de estos definen las diversas topologas. Para
facilitar la operacion y control de un convertidor, es conveniente incluir un filtro inductivo en cada
3
+ x
y
(a)(a)
(b)
Figura 2.1: (a) Modulo puente-H; (b) Modulo semi puente-H; (c) Rama conformada por modulos
puentes-H; (d) Rama conformada por semis puentes-H.
cluster, con el fin de evitar altas corrientes y, al mismo tiempo, interpretar y modelar cada uno como
una fuente de corriente variable [13]. La conexion de un cluster con un filtro inductivo se denomina
comunmente brazo o rama (arm o branch).
2.1.2. Convertidores Modulares Multinivel Convencionales
Dentro de la familia de convertidores modulares, las dos configuraciones mas estudiadas son el
Convertidor Modular Multinivel (M2C) y el Convertidor Matricial Modular multinivel (M3C), donde
el M2C ha tenido una insercion efectiva en aplicaciones industriales importantes [10, 11]. Hoy en da,
el principal convertidor modular implementado y utilizado es el M2C, cuya principal aplicacion ha
sido en transmision en alta tension con corriente directa (HVDC). Este convertidor fue patentado y
presentado el ano 2001 [14].
El M3C fue presentado por primera vez el ano 2001 como un convertidor AC/AC trifasico directo
(sin enlace de tension directa) [15]. El M3C se compone por nueve ramas conectadas como indica
la Figura 2.2.(a). Cada rama esta conformada de n modulos, los cuales son convertidores puentes-H
con capacitores flotantes (Figura 2.1.(c)). Inicialmente esta topologa careca de reactores, a diferencia
de lo expuesto en la Figura 2.1.(c), cuyo esquema de control interpretaba a cada una como fuente de
tension variable y, producto de las diferencias de tension entre los clusters del convertidor, su control
requera especial cuidado para evitar altas corrientes internas.
4
Figura 2.2: (a) Convertidor Matricial Modular Multinivel (M3C); (b) Convertidor Modular Multini-
vel (M2C).
El M2C se compone de seis ramas, Figura 2.2.(b), las cuales a su vez se componen de n modulos
semis puentes-H y un filtro inductivo (Figura 2.1.(d)). Este convertidor tiene un puerto de tension
directa y otro trifasico (DC/AC).
El ano 2010, la compana Siemens implemento un sistema de transmision HVDC entre las ciu-
dades de Pittsburg y San Francisco, denominado Trans Bay Cable, con una capacidad de 400MW y
dos polos de ±200kV de transmision en tension directa y, ademas, en ambas subestaciones de inter-
conexion se implementaron convertidores M2C. El principal beneficio de este enlace, fue el aumento
considerablemente de la seguridad del sistema electrico, donde la saturacion en las lneas de transmi-
sion del sistema electrico se mitigo exitosamente [16].
Un desafo pendiente del estudio del convertidor M2C, es la utilizacion de configuraciones back
to back para accionamientos electricos, debido a la aparicion de oscilaciones importantes en la tension
de los condensadores cuando se opera a baja frecuencia en el puerto de salida (generalmente trifasico).
El problema de oscilaciones de baja frecuencia en los condensadores de las celdas es uno de los
multiples desafos para todas las topologas de MMC, donde la frecuencia de operacion crtica en el
puerto de salida vara segun la frecuencia de la red de alimentacion del convertidor (puerto de entrada).
5
CAPITULO 2. MARCO TEORICO
2.1.3. Otras Topologas Modulares
Ademas de los convertidores M2C y M3C, existen otras configuraciones modulares multinivel que
se componen de arms. Cabe mencionar que la utilizacion de distintos tipos de celdas en un cluster no
es una limitante, y puede ser usada como un grado de libertad adicional para lograr un comportamiento
deseado en alguna topologa propuesta [11].
El ano 2010, se presento el convertidor Hexverter, topologa AC/AC trifasica y conformada por
solo seis ramas (tres menos que un M3C) [17]. El Hexverter esta compuesto por celdas puentes-H y
su nombre se le atribuye por los seis puntos de interconexion que posee, ver Figura 2.3.(a).
Entrando a la familia de convertidores modulares hbridos se encuentra el Alternating Arm Con-
verter (AAC), el cual es una derivacion del M2C pero con semiconductores IGBTs en serie con cada
rama y el uso de celdas puentes-H en reemplazo de los modulos semis puentes-H (Figura 2.3.(b)). Es-
tas nuevas caractersticas permiten disminuir el numero de celdas por cluster del convertidor, ademas
de mantener control sobre las corriente de las ramas ante eventuales fallas en el puerto DC [18].
Otro convertidor hbrido propuesto es el expuesto en la Figura 2.3.(c), el cual es un derivado del
M2C, pero con dos convertidores trifasicos de dos niveles y, a diferencia del AAC, mantiene el uso
de semis puentes-H. Dentro de los beneficios que otorga este convertidor, los convertidores trifasicos
permiten un grado de libertad en la distribucion de energa entre los clusters, ademas de mejorar la
capacidad para operar ante contigencias (desbalances) y problemas de calidad del sistema electrico de
potencia en el puerto trifasico AC [19].
2.1.4. Esquemas de Control para Convertidores Modulares Multinivel
Como cualquier otro convertidor de potencia, el objetivo primordial de la familia MMC es regular
las tensiones y corrientes de los puertos de entrada y salida. No obstante, como requisito igual de
importante que el primordial, las tensiones de los condensadores flotantes de los modulos deben estar
controlados bajo un margen de tolerancia.
Ademas de las exigencias mencionadas, existen objetivos secundarios no menos importantes, donde
predomina la regulacion de las magnitudes de las corrientes internas de los convertidores (corrientes
circulantes).
Debido a los multiples requerimientos que estos convertidores exigen, los esquemas de control pro-
puestos en la literatura son variados y con distintos enfoques, donde las siguientes metas de control
son utilizadas frecuentemente: control promedio de tensiones del convertidor, control de balance de
tensiones del convertidor y control de corrientes internas y externas.
6
(a) (b) (c )
Rpa Rpb Rpc
Rna Rnb Rnc
Figura 2.3: (a) Convertidor Hexverter; (b) Alternating Arm Converter (AAC); (c) Convertidor M2C
hbrido.
Control Promedio de Tensiones
El objetivo de este esquema de control consiste en mantener la suma de todas las tensiones de los
condensadores bajo una referencia que, por lo general, es constante. El modelo dinamico de este lazo
de control proviene del modelo energetico total del convertidor, el cual es un punto de partida para
lograr una relacion potencia/voltage entre las variables de interes en el convertidor.
La energa total del convertidor Wc se define como,
Wc =
NT∑
2 cj , (2.1)
donde Cj y vcj son, respectivamente, la capacitancia y la tension del condensador de la j-esima celda
del convertidor de NT modulos. Considerando que las celdas tienen capacitancias iguales ( Cj = C) y,
producto de una correcta distribucion energetica, las tensiones son similares en magnitud ( vcj = vc);
por medio de la expresion (2.1) se puede aproximar la potencia total pc que fluye en el convertidor en,
NTCvc dvc dt
CAPITULO 2. MARCO TEORICO
Esta expresion muestra la relacion dinamica para el control de tension promedio del convertidor.
La potencia de entrada del convertidor, pin, se asocia a la actuacion del esquema de control y pout con
plosses son, respectivamente, la potencia del puerto de salida y las perdidas asociadas al convertidor.
Por medio del uso de transformaciones lineales, es posible interpretar el circuito de los convertido-
res en multiples mallas ficticias, donde se pueden definir corrientes de entrada, circulantes y de salida
desacopladas entre s, facilitando el control de estas y evitando perturbaciones entre las actuaciones
de los lazos de corrientes respectivos [11].
Para el M3C, Kammerer et al. propone una serie de transformaciones lineales que permiten separar
el convertidor en cuatro circuitos equivalentes, donde uno de ellos esta directamente relacionado con
el puerto de entrada y, en consecuencia, posibilita la realizacion de un control vectorial de corriente de
entrada del convertidor [20]. Si el marco de referencia del control vectorial esta orientado con el vector
de tension de red, es factible regular potencia activa y reactiva de forma eficaz y directa por medio de
controladores PI [21]. Del mismo modo, Kolb et al. tambien utiliza transformaciones lineales para el
convertidor M2C, donde define un lazo de control total de energa [22].
Control de Balance de Tensiones
Debido a que el control promedio de tensiones no define como se distribuye la energa en el
convertidor, es necesario incluir otros esquemas que permitan lograr este proposito. El balance de
tensiones del convertidor se puede dividir en dos categoras: balance de clusters del convertidor y
balance local de modulos de un cluster.
Por lo general, el balance de clusters se realiza por esquemas de control en lazo cerrado, donde es
habitual recurrir a transformaciones lineales en las relaciones dinamicas del convertidor para asignar
sendas corrientes internas o tensiones de modo comun, que permiten lograr el objetivo de balance sin
generar perturbaciones en los otros lazos de control de tensiones. Para el convertidor M3C, Kammerer
et al. sub-divide el balance en 3 objetivos: balance horizontal, balance vertical y balance diagonal [20].
Kobl et al. utiliza un metodo similar y divide el problema de balance en 2 objetivos: balance horizontal
y vertical [22]. Ambos esquemas se componen de multiples lazos de control, donde sus respectivas
actuaciones son referencias para los lazos de control de las corrientes internas.
El problema de balance local de tensiones se encuentra cercanamente relacionado con el esquema
de modulacion utilizado para el convertidor. El balance local es dependiente de la corriente instantanea
de la rama, donde los diversos metodos propuestos se pueden clasificar en dos grupos: los que adi-
cionan senales a la modulacion y los que distribuyen conmutaciones. El primer grupo de esquemas
generalmente utiliza PS-PWM donde, ademas de la senal de referencia propia del lazo de corriente,
8
se anade una senal proveniente de un controlador individual, tpicamente proporcional y dependiente
de la magnitud y signo de la corriente de la rama. Este lazo individual requiere de sintonizacion de
parametros que inciden en el desempeno global del convertidor, por lo que este esquema, ademas de
la inherente distorsion en la corriente, puede generar problemas de estabilidad en ciertos rangos de
operacion [2].
Los metodos que distribuyen pulsos para lograr el balance de ramas se fundamentan en el com-
portamiento natural del esquema de modulacion. Por lo general, los metodos de las familias LS-PWM
[23] y NLM [24] generan una reparticion energetica dispar entre modulos, lo que se podra interpretar
como un desbalance natural producto del esquema de modulacion. Esta caracterstica puede ser utili-
zada para reasignar los pulsos de disparo sin perder el patron natural del esquema total, con el fin de
regular la tension entre los modulos por medio de una retroalimentacion de las tensiones de las celdas
y estado de carga o descarga que se encuentre el cluster. El criterio de reparticion depende de com-
parar las magnitudes de tension entre las celdas, por lo que es necesario identificar un ordenamiento
completo del conjunto o determinar solo las celdas maxima y mnima segun se permita.
En la seccion 2.4 se profundiza sobre los principales esquemas de balance local presentes en la
literatura.
Cascada
Los esquemas de modulacion aplicables a las ramas de la familia MMC, son derivados de la
familia de convertidores puentes-H en cascada, desde ahora CHB, donde la variacion respecto a los
metodos de modulacion originales son esquemas adicionales que generan el balance local requerido.
En esta seccion se presenta los principales metodos de modulacion para los CHB, donde la Figura 2.4
presenta una clasificacion general.
Las clasificaciones se agrupan segun la frecuencia de conmutacion, empleo de senales portado-
ras (PWM), basados en vectores tension (SVM), entre otros. Es importante mencionar que los con-
vertidores CHB no presentan el problema de desbalance de tensiones, debido a que posee fuentes
independientes de tension en cada modulo [23].
9
PWM Multi-portadoras
Control por nivel más cercano NLM Modulación vectorial
Control vectorial SVC
Figura 2.4: Clasificacion de tecnicas de modulacion mas conocidas aplicables a CHB. Figura extra-
ida de [1].
2.2.1. Modulacion por Ancho de Pulso para Modulo Puente-H
Dentro de los esquemas de modulacion propuestos en literatura, los metodos Bipolar-PWM y
Unipolar-PWM son aplicables a convertidores monofasicos puentes-H [23]. Como cualquier esquema
PWM, ambos metodos se basan en la comparacion de una senal de referencia v∗o con otra denominada
portadora scr. Comunmente, la senal portadora, en ingles carrier, se restringe a dos tipos: diente de
sierra o triangular, donde la segunda ofrece mejores propiedades en terminos de espectro armonico en
la tension de salida. Ademas, con escasas excepciones, las portadoras son de frecuencia y amplitud
fija.
Sin importar el patron de conmutacion establecido, para lograr modular una tension media v∗o es
necesario precisar un ciclo de trabajo en el convertidor, que convenientemente esta relacionado con la
razon
, (2.3)
donde scr es la amplitud de la senal portadora. Esta relacion mo es usualmente denominada como
ndice de modulacion, el cual es igual al ciclo de trabajo cuando se opera en zona lineal (|v∗o | ≤ scr)
10
[23, 25].
Otro parametro importante en la implementacion de un esquema PWM es el ndice de frecuencia
mf = fcr fout
, (2.4)
cuyos parametros fcr y fout representan, respectivamente, la frecuencia de la senal portadora y la de
referencia v∗o para el caso de que sea periodica. El ndice mf , ademas de indicar cuantas conmutacio-
nes se realizan por periodo f−1 out, permite definir la distribucion de las bandas armonicas asociadas al
espectro de frecuencia de la tension de salida vo en el caso de que esta sea sinusoidal [23]. Ademas,
la frecuencia fcr instaura la frecuencia de conmutacion de los semiconductores del convertidor [25].
En esta seccion se obviara la descripcion del metodo Bipolar-PWM, ya que este posee un perfil
armonico inferior que el esquema Unipolar-PWM [25].
Esquema de Modulacion Unipolar
La modulacion unipolar requiere de una senal portadora scr y dos de referencia, v∗o y −v∗o , en
la Figura 2.5.(a) se muestra esta asignacion. La frecuencia de conmutacion del convertidor es fija y
definida por la frecuencia de la senal portadora fcr. Ademas, el patron de conmutacion para cada pierna
del puente-H, denominadas a y b, es el resultado de la comparacion de sendas senales de referencia
con la senal portadora. Debido a que la tension de salida vo es la diferencia de la tension modulada por
las piernas va y vb, hay cancelaciones importantes de componentes armonicas para cualquier senal de
referencia v∗o considerablemente mas lenta que la senal portadora. El perfil armonico resultante que
ofrece la modulacion unipolar con senal portadora triangular se resume en los siguientes puntos:
Todas las componentes centrales de las bandas armonicas, ubicadas en mfcr con m ∈ N, se
eliminan.
Las bandas armonicas impares tambien son eliminadas producto del desfase de 180 de la senal
de referencia. Estas cancelaciones definen la frecuencia de la primera banda armonica de salida
centrada en 2fcr.
Las armonicas pares dentro de las bandas armonicas pares tambien son eliminadas.
Estas caractersticas se pueden apreciar en la Figura 2.5.(b), donde el ndice de frecuencia, mf , es 9
y la tension de salida vab tiene un espectro de frecuencia con las caractersticas esperadas segun lo
mencionado.
11
v a b [p
0.4
0.8
scr
Figura 2.5: Modulacion unipolar con f1 = 50Hz, mf = 9 y mo = 0.8: (a) Convertidor puente-H con
esquema de comparacion para PWM-unipolar; (b) Tensiones de salida y sus espectros de frecuencia.
Tipos de Actualizacion de Referencia en Esquemas PWM
Habitualmente, los esquemas de modulacion por ancho de pulsos son descritos por medio de una
senal sinusoidal continua. Si la senal de referencia de la modulacion es de tipo continua, se denomina
actualizacion de tipo natural.
En una implementacion de control digital, es recurrente restringir el tiempo de procesamiento de
senales por medio del periodo de la senal portadora. Esta practica implica actualizar la tension a mo-
dular cada medio ciclo o periodo completo de la senal triangular. La actualizacion de referencia se
realiza en los puntos maximos y/o mnimos de las portadoras, manteniendo su valor constante duran-
te dicho lapso [26]. El metodo de actualizacion cada medio ciclo (frecuencia 2fcr) es denominado
asimetrico, y el efectuado en cada periodo completo de la portadora es llamado simetrico.
A modo de ejemplo, la Figura 2.6 expone actualizaciones de referencia en un periodo de senal
portadora utilizando los metodos tipo natural, simetrico y asimetrico para una senal aleatoria. Es di-
recto observar que el periodo de conduccion, areas sombreadas de las figuras, vara segun el tipo de
actualizacion y, a simple vista, se aprecia que el metodo asimetrico expone un periodo de conduccion
que se asemeja mas al natural respecto al metodo simetrico.
12
CAPITULO 2. MARCO TEORICO
0- .50 h 0.5h 0- .50 h 0.5h 0- .50 h 0.5h
(a) (b) (c)
Figura 2.6: Tipos de actualizacion de referencia para senales portadoras triangulares. (a) Actualiza-
cion natural; (b) Actualizacion simetrica; (c) Actualizacion asimetrica.
0
1
Natural
0
1
Simétrico
0
1
Asimétrico
no[-] no[-] no[-]
u ]
Figura 2.7: Tipos de actualizacion de referencia para senales portadoras triangulares con mf = 12 y mo = 0.8: (a) Actualizacion natural; (b) Actualizacion tipo simetrico; (c) Actualizacion tipo
asimetrico.
Una forma de comparar la calidad de la tension de salida entre los diversos metodos es por medio
de su contenido armonico, la Figura 2.7 presenta los distintos espectros de frecuencia de un modulo
puente-H con esquema de modulacion unipolar y los metodos de actualizacion. En primera instancia
se aprecia que en los metodos digitales aparece una componente de tercera armonica, propia de estos
esquemas y, en definitiva, aparece por el contenido armonico propio de la senal a modular (sinusoidal
discreta). Ademas, el metodo simetrico no presenta una eliminacion completa de la primera banda
armonica, a diferencia del asimetrico, por lo que su contenido armonico es inferior en terminos de
calidad.
13
2.2.2. Esquemas de Modulacion PWM con Senales Portadoras para Convertidores
Multinivel
Los esquemas de modulacion basados en senales portadoras para convertidores multinivel se pue-
den dividir en dos categoras: los de desplazamiento de fase (Phase-shifted PWM “PS-PWM”) y los
de desfase de nivel (Level-shifted PWM “LS-PWM”). Estos esquemas pueden utilizarse satisfactoria-
mente en convertidores multinivel de puentes-H en cascada [23].
Esquema Phase-shifted PWM
El metodo PS-PWM utiliza modulacion por ancho de pulsos unipolar, lo que implica el uso de
n senales portadoras (una por celda) de igual frecuencia fcr. Si las senales portadoras respetan el
siguiente desfase entre s
θcr = 180
n (2.5)
el contenido armonico de la tension de salida de rama vo, igual a la suma de tensiones de los modulos
en cascada, es reducido considerablemente, cuya primera banda armonica se centrara en torno a 2nfcr
[26]. Ademas, debido a que cada celda utiliza modulacion unipolar, las piernas de todas las celdas
conmutan a la misma frecuencia fcr.
La Figura 2.8 esquematiza las senales portadoras fcr, de referencia v∗o y tension de salida de cada
celda y cluster para un convertidor de tres modulos, siete niveles, con mf = 3, mo = 0.8 y θcr = 60.
La Figura 2.9.(a) muestra el esquema de modulacion para un convertidor de 3 celdas con mf = 3
y θcr = 60, donde se especifica que senales portadoras son asignadas a cada celda. La Figura 2.9.(b)
muestra el espectro armonico con una, dos y tres celdas, respetando el desfase (2.5) y con mf = 15.
Esquemas Level-shifted PWM (LS-PWM)
Los esquemas por desfase de nivel (LS-PWM) se basan en el empleo de 2n senales portadoras,
de igual magnitud scr y frecuencia fcr. Las portadoras estan distribuidas verticalmente, por bandas
continuas, donde el ndice de modulacion mo es el mismo para todas las celdas y cumple
mo = v∗o
donde v∗o es la tension de referencia de rama.
Los desfases entre las senales portadoras definen el tipo de modulacion LS-PWM. Los tres mas co-
14
u ]
vo3
vo*
vo
vo2
vo1
-vo*
vo*
scr1
scr2
scr3
-vo*
vo*
-vo*
vo*
(a)
(b)
(c)
(d)
Figura 2.8: Tensiones moduladas con PS-PWM para convertidor de tres celdas en cascada con
mf = 3 y mo = 0.8: (a) Senales celda 1; (b) Senales celda 2; c) Senales celda 3; (d) Tension de
referencia y salida de rama.
nocidos son Phase-disposition PWM (PD-PWM), Phase-opposition Disposition PWM (POD-PWM) y
Alternative-Phase-Opposition Disposition PWM (APOD-PWM). Entre estos tres, PD-PWM es quien
posee mejor perfil armonico y es el mas utilizado [23, 26]. La Figura 2.10 expone estos tres esquemas
de modulacion con n = 3 y mo = 0.8.
Un aspecto relevante de la familia LS-PWM, es la distribucion dispar de conmutaciones entre las
celdas. Cada celda tiene asignada dos senales portadoras, una por pierna, las cuales se encuentran
distribuidas en bandas equidistantes desde el eje asignado como valor nulo para la senal de referencia
v∗o y, segun el nivel que se encuentre v∗o , se definen las celdas que esten en un estado de conmutacion
fijo y la modulada a frecuencia fcr.
A modo de ejemplo, la Figura 2.11 muestra las senales portadoras, referencia de modulacion v∗o ,
salida de tension de cada celda (vo1, vo2,vo3) y tension total de salida vo para un convertidor puente-H
de 7 niveles con mo = 0.8. Notar que mientras una celda conmuta a frecuencia de la senal portadora,
15
D o s
s [p
[ p u ]
n=3 mf=15 cr=60 o
mf
mf
mf
2mf
2mf
2mf
3mf
3mf
3mf
4mf
4mf
4mf
5mf
5mf
5mf
6mf
6mf
6mf
g1
vo *
1
0
-1
vo
scr3 scr3scr2scr1
Figura 2.9: (a) Distribucion de senales portadoras para PS-PWM con n = 3, mf = 3 y mo = 0.8;
(b) Espectro armonico para n = 1, 2 y 3 con PS-PWM y mf = 15.
1
0
vo* vo* vo*
Figura 2.10: Esquemas Level-shifted PWM para 7 niveles y mo = 0.8. (a) PD-PWM; (b) POD-PWM;
(c) APOD-PWM.
las demas se encuentran en un estado fijo. El diagrama presentado en la Figura 2.12 muestra como
funciona la modulacion por celda del convertidor y que senales portadoras son asignadas a cada celda.
El perfil armonico del esquema PD-PWM se caracteriza por su primera banda armonica ubicada
en fc, donde no presenta cancelaciones importantes en comparacion al metodo PS-PWM [23].
Para los metodos de la familia LS-PWM, se define la frecuencia de conmutacion promedio del
convertidor como
, (2.7)
la cual representa el valor esperado de conmutaciones en todas las piernas si es que estas se distribuyen
equitativamente en el convertidor [23].
En [27] se propone el uso de PD-PWM con un post-proceso en base a maquina de estados, que
logra distribuir homogeneamente las conmutaciones entre convertidores modulares.
16
scr[1,+] vo*
Figura 2.11: Tensiones moduladas con Level-shifted PWM para convertidor de tres celdas: (a)
Senales celda 1; (b) Senales celda 2;( c) Senales celda 3; (d) Tension de salida y tension de refe-
rencia.
Comparacion entre Esquemas PS-PWM y LS-PWM
Un patron comun de comparacion entre los dos metodos de modulacion mostrados, es condicionar
las variables propias de cada esquema para que la frecuencia central de la primera banda armonica en
la tension de salida, denominada como fo, sea la misma en ambos metodos.
Respecto al perfil armonico, es sabido que el esquema PD-PWM posee mejores ndices de dis-
torsion THD y WTHD que PS-PWM [27, 23]. A pesar de esta diferencia, existen multiples factores
adicionales que son cruciales para una implementacion practica y pueden incidir en la decision de
utilizar uno u otro metodo.
La Tabla 2.1 muestra la dependencia de variables relevantes respecto a fo, donde fsw es la frecuen-
cia de conmutacion promedio del convertidor (definida como el promedio de todas las frecuencias de
conmutacion de las celdas) y fs frecuencia de muestreo (tipo asimetrico). Segun se observa, la fre-
17
vo *
Figura 2.12: Convertidor multinivel puentes-H de tres celdas con LS-PWM.
cuencia de conmutacion promedio fsw de ambos metodos son iguales, donde el metodo PS-PWM, en
contraste a LS-PWM, produce una distribucion homogenea de conmutaciones de forma natural.
El problema de distribucion de conmutaciones en los metodos LS-PWM es acentuado para ndices
de modulacion bajos, particularmente cuando pocas celdas sean requeridas para modular la tension de
salida. Para imponer una distribucion homogenea en LS-PWM, es necesario un sistema adicional de
distribucion de conmutaciones [27]. Es evidente, por como opera PS-PWM, que la frecuencia de las
senales portadoras, y por ende de conmutacion fsw, seran cada vez menor a medida que el numero de
modulos aumenta.
En una implementacion de control digital, las tecnicas de actualizacion de referencia en LS-PWM
pueden ser simetrica (fs = fo) o asimetrica (fs = 2fo) y dependen la frecuencia de la senal porta-
dora fcr = fo. Para PS-PWM, debido al desfase entre portadoras, los metodos de actualizacion de
referenca son distintos; Ota et al. en [2] presenta dos esquemas de actualizacion de referencia, cuyo
tiempo de muestreo y procesamiento de senales es fs = 2nfcr para ambas, pero la actualizacion de la
senal a modular vara.
Tabla 2.1: Comparacion de metodos PS-PWM y PD-PWM en funcion de la frecuencia fo.
PD-PWM PS-PWM
fsw fo/2n fo/2n fcr fo fo/2n fs 2fo fo
Las Figuras 2.13 y 2.14 muestran los dos metodos de actualizacion de referencia utilizados en PS-
PWM, One-cell update y All-cell update. El metodo One-cell update actualiza la referencia de cada
18
CAPITULO 2. MARCO TEORICO
0 h 2h 3h 0 h 2h 3h 0 h 2h 3h
[p u ]
[p u ]
[p u ]
(a) (b) (c)
Figura 2.13: Metodo de actualizacion One-cell Update [2] para n = 3: (a)-(c) Senales para celdas 1
a la 3 respectivamente.
0 h 2h 3h 0 h 2h 3h 0 h 2h 3h
[p u ]
[p u ]
[p u ]
(a) (b) (c)
Figura 2.14: Metodo de actualizacion All-cell Update [2] para n = 3: (a)-(c) Senales para celdas 1
a la 3 respectivamente.
celda por medio de su senal portadora correspondiente en base al metodo asimetrico clasico, el metodo
All-cell update actualiza las referencias de las celdas al mismo tiempo, cuya frecuencia es de 2nfcr
(en cada minimo y maximo de las senales portadoras). Es importante notar que en el metodo All-cell
update, existe la posibilidad que las celdas puedan generar mas de una conmutacion por periodo de la
senal portadora.
2.2.3. Space Vector Modulation (SVM)
En la literatura existen diversos metodos de modulacion vectorial aplicados a convertidores trifasi-
cos de dos niveles [28]. La idea fundamental de la modulacion vectorial consiste en encontrar el area
mas pequena formada por tres puntos de operacion factibles del convertidor, ademas de establecer un
patron de conmutacion en un tiempo acotado para alcanzar un objetivo planteado (como minimizar
perdidas, mejorar perfil armonico, distribuir conmutaciones, etc). El patron de conmutacion debe de-
finir los tiempos de conduccion de cada estado y la secuencia en la cual es modulado, lo cual fija la
frecuencia de salida del convertidor.
La implementacion de SVM en convertidores multinivel obedece el mismo procedimiento mencio-
19
CAPITULO 2. MARCO TEORICO
nado, donde el hexagono tradicional se enriquece con la aparicion de nuevas subdivisiones y estados
redundantes. El patron de conmutacion puede estar condicionado por nuevos requisitos del convertidor
donde, en el caso de convertidores NPC y FC [23], se debe mantener un balance de los condensadores
que los conforman.
La modulacion vectorial otorga el beneficio de aumentar el rango lineal de modulacion en un 15%
por medio de la inyeccion implcita de tension de modo comun que no es observada en la carga [23].
Resultados similares se pueden obtener en metodos PWM, por medio de la inyeccion explcita de
referencias de modo comun.
Otro beneficio, es la libertad de elegir el patron de conmutacion segun los requisitos propios de la
implementacion.
El mayor problema de la modulacion vectorial es el costo de procesamiento, donde se requiere un
algoritmo de busqueda (existen variadas publicaciones que optimizan este procedimiento por medio
de descomposiciones convenientes), y otro algoritmo de asignacion de la secuencia de conmutacion
[26].
A modo de ejemplo, en la Figura 2.15 se muestran los 113 estados posibles a generar por un
convertidor trifasico de 11 niveles, donde se generan 331 fasores espaciales de tension diferentes
(fasores activos).
2.2.4. Staircase Nearest Level Modulation (SNLM)
Utilizar metodos de baja frecuencia es conveniente cuando existe un numero importante de niveles
disponibles para la salida. La eliminacion selectiva de armonicas (SHE) puede ser implementado en
tecnologas multinivel, pero el calculo de los angulos se vuelve cada vez mas complejo a medida que
aumenta el numero de niveles factibles.
Dentro de esta familia, la modulacion SNLM es un metodo muy atractivo cuando el numero de
niveles es alto, debido a que su desempeno es comparable con SHE y su implementacion es bastante
mas simple.
El esquema NLM consiste en elegir el nivel de tension mas proximo a la referencia proveniente
del control respectivo de corriente v∗o . La tension de salida vo vendra dada por,
vo = Vdc round
{ v∗o Vc
} . (2.8)
Debido a que esta definicion es ambigua cuando se encuentra exactamente entre dos niveles, en
20
β
Figura 2.15: Fasores espaciales activos que se pueden generar con un CHB trifasico de 11 niveles.
estas situaciones se opta por redondear hacia niveles pares.
Estrictamente hablando, a diferencia de la modulacion vectorial SVM, el metodo SNLM no es un
metodo de modulacion, ya que solo aproxima hacia el nivel mas cercano. El error mas grande viene
dado por 0.5vc. Es apreciable que la forma de onda obtenida es bastante similar a la obtenida por
SHE, aunque este metodo no elimina armonicas especficas y es recomendado cuando se dispone de
convertidores de muchos niveles [1].
2.3. Seguimiento de fase en una Red Monofasica
La necesidad de determinar el angulo y frecuencia fundamental de una red de alimentacion es un
requisito habitual en aplicaciones de electronica de potencia. El uso de inversores conectados hacia
la red, inyeccion de reactivos por equipos STATCOM o filtros armonicos, requieren sincronizarse y
monitorear el punto de conexion con el sistema electrico.
Debido a que la tension de una barra del sistema electrico es susceptible a multiples factores, como
conexion/desconexion de cargas, presencia de cargas no lineales que generan distorsion y perturba-
ciones tanto internas como externas del sistema, es necesario que las variables de la red deban ser
21
Figura 2.16: Clasificacion general de esquemas de sincronizacion y monitoreo de red de alimentacion
segun [3].
Las tecnicas de sincronizacion propuestas pueden clasificarse en dos grupos: las basadas en el do-
minio de la frecuencia y basadas en el dominio del tiempo. El primer grupo se fundamenta en tecnicas
basadas en la descomposicion de Fourier en su procesamiento, donde las series de Fourier, transfor-
mada de Fourier y derivaciones de estas son utilizadas. El segundo grupo utiliza diversos tipos de
lazos de control, donde se estiman los angulos y se retroalimentan para realizar un seguimiento de las
variables estimadas. La Figura 2.16 muestra una clasificacion general de esquemas de sincronizacion.
Entre todas las tecnicas propuestas, el metodo de sincronizacion mas utilizado en aplicaciones de
ingenieria es el denominado lazo de seguimiento de fase (en ingles Phase-locked Loop).
2.3.1. Phase-locked Loop (PLL)
Un PLL es un esquema en donde se genera una senal con el fin de seguir a otra. El fin principal
de su operacion es mantener esta senal de salida sincronizada con la senal de entrada (referencia),
tanto en fase como en frecuencia. En terminos basicos, el PLL busca minimizar el error de fase que se
produce entre la senal de referencia y la generada por este mismo.
Para lograr un seguimiento de fase de una red de alimentacion, utilizar un PLL resulta satisfac-
torio y de bajo costo de implementacion [29]. Estas caractersticas lo convierten en el metodo de
sincronizacion mas frecuente en aplicaciones industriales.
La estructura de un PLL se divide en tres etapas: deteccion de fase (PD), filtro pasa bajo (LPF)
y oscilador de tension controlada (VCO). La etapa PD es donde se compara la senal de referencia
(entrada) con la generada (de salida) y se obtiene una senal que representa la diferencia de seguimiento
de fase, donde el error de seguimiento de la componente fundamental se representa por una senal de
22
Figura 2.17: Estructura fundamental de un PLL.
componente continua; segun el diseno de la etapa PD, las posibles componentes de alta frecuencia
presentes en la red apareceran mas o menos mitigadas. El filtro pasa bajo LPF se utiliza para atenuar
las componentes de alta frecuencia en la salida de la etapa PD segun se requiera. El bloque VCO
genera las estimaciones de fase, frecuencia y senal a comparar para el bloque PD. La Figura 2.17
muestra el proceso con las etapas mencionadas.
Dentro de los multiples PLL propuestos en la literatura, el metodo mas habitual para redes trifasi-
cas esta basado en un modelo de pequena senal y el uso de la transformada de Park [30].
Phase-locked Loop Basado en Modelo de Pequena Senal
El modelo de un PLL linealizado se obtiene a partir de la transformacion de fasor espacial de las
tensiones medidas. Si el vector de tension de la red de alimentacion, obtenido por la transformacion de
Clarke, se encuentra en un marco de referencia orientado con la fase estimada de tension θ, se obtiene
[ vd(t)
vq(t)
]
Si se asume un sistema de tensiones trifasico, balanceado y de secuencia abc, las expresiones
anteriores se pueden simplificar en
[ vα(t)
vβ(t)
] , (2.10)
donde θ = θ − θ y V es la amplitud de tension de fase del sistema.
A partir de (2.10), se establece que una condicion suficiente que asegura una correcta orientacion
23
es
vq = 0 =⇒ θ = 0, (2.11)
y, asumiendo variaciones pequenas de θ , se puede interpretar que la funcion sinθ vara lineal-
mente (sinθ ∼ θ). A partir de esta consideracion, se puede determinar la siguiente relacion
H(s) = θ(s)
s , (2.12)
donde es factible implementar un PLL por medio de un controlador PI, que en condiciones optimas su
actuacion sera la magnitud de la frecuencia fundamental de la red ω y asegurara error de seguimiento
cero. Un lazo de control basico queda esquematizado en la Figura 2.18, donde se utiliza un controlador
PI que asegura error estacionario cero para referencia y perturbacion constante.
Se recomienda que ante un sistema con perturbaciones relevantes en las tensiones, se implemente
un controlador de bajo ancho de banda [31]. Ante redes desbalanceadas, aparece la componente de
secuencia negativa. Desde un marco de referencia sincronico de la red, esta componente se observa
con una frecuencia del doble de la fundamental, la cual, ante un controlador suficientemente lento,
debera ser compensada levemente, para que solo se siga la componente de secuencia positiva.
Phase-locked Loop para Redes Monofasicas
El empleo de convertidores monofasicos conectados a la red son cada vez mas habituales. La inser-
cion de energas renovables distribuidas, por lo general no convencionales, requieren la sincronizacion
y correcta operacion de convertidores en redes monofasicas que, por lo general, son debiles y de alto
desbalance.
En la literatura existen diversas propuestas de PLL para redes monofasicas, donde un metodo
24
−1
−0.5
0
0.5
10 1
10 2
10 3
10 4
Frequency (rad/s)
Figura 2.19: Diagrama de Bode para APF de primer orden con ωf = 314 rad/s.
simple y efectivo es generar una senal desfasada en 90 respecto a la fundamental de la referencia y,
as generar un vector de tension e implentar un PLL para redes trifasicas [3].
El esquema de deteccion de fase y sincronizacion con la red de alimentacion mas utilizado es el
denominado Synchronous Reference Frame PLL (SRF-PLL). Este esquema propone generar una senal
retrasada en 90 y realizar un esquema PLL convencional por medio de la transformacion αβ −→ dq.
La senal desfasada β se genera por medio de un filtro pasa todo (All Pass Filter “APF”) de primer
orden que, a frecuencia ωf , la salida se encuentra 90 retrasada respecto a la entrada. La funcion de
transferencia del filtro propuesto es,
HAPF = s− ωf
(2.13)
La Figura 2.19 muestra el diagrama de bode de un filtro pasa todo de primer orden con ωf = 314
rad/s.
Posterior a la obtencion de la senal ortogonal β, se utiliza un PLL tradicional de pequena senal
para estimar la fase y frecuencia de red estimada [3]. La Figura 2.20 muestra un diagrama de bloques
simplificado de un PLL monofasico con APF de primer orden.
Cabe mencionar que la generacion de la senal β por medio del filtro APF no posee un buen
desempeno frente a variaciones de la frecuencia de la red, por lo que su correcto funcionamiento se
limita a redes rgidas [32]. En la literatura se han reportado diversos metodos que hacen frente a este
problema, donde predomina el uso una etapa integradora doble (Second Order Generalized Integrator
-SOGI) [3].
PLL Monofásico
Figura 2.20: Diagrama de bloques general de un PLL monofasico con uso de APF.
2.4. Control de Balance Local para MMC
Como ya se ha mencionado, el problema de balance local de tensiones se encuentra cercanamente
relacionado con el esquema de modulacion utilizado para el convertidor. Se espera que en condiciones
estacionarias, bajo una modulacion adecuada, exista distribucion homogenea de la potencia entrega-
da/absorbida por los modulos de las ramas del convertidor. El esquema Phase-shifted (PS-PWM) [23]
asegura este comportamiento en esas condiciones, ademas McGrath et al. propone un esquema con
Level-shifted (LS-PWM) que tambien logra el cometido bajo el uso de una maquina de estados [27].
En [33] se expone que en estado estacionario es posible lograr una distribucion homogenea de energa
para un convertidor CHB, utilizando un esquema de modulacion derivado del LS-PWM, el cual hace
una distribucion de senales portadoras por medio de un contador interno que no modifica el conte-
nido armonico de la tension de salida respecto al metodo tradicional. Este metodo, a diferencia del
propuesto por McGrath et al., no asegura una distribucion de conmutaciones optima.
Con las situaciones idoneas mencionadas previamente, el problema de balance energetico de los
modulos no existira si se utilizan estos esquemas de modulacion, los cuales son validos para los in-
versores puentes-H convencionales [23]. En situaciones reales y habituales existen diversos factores
que inciden en una distribucion no homogenea de la potencia entregada/absorbida por lo modulos: los
estados transitorios, las diferencias constructivas entre los distintos semiconductores, distintas capaci-
tancias entre condensadores, las condiciones de ventilacion, entre otros. Debido a que es comun que
exista un desbalance natural, es necesario implementar esquemas de control que permitan una resolu-
cion a este problema. En un funcionamiento optimo, se espera que las tensiones de los condensadores
de un mismo cluster sigan correctamente las referencias de tension impuestas (donde generalmente se
opta que sean todas iguales).
En la actualidad se registran diversas propuestas para resolver esto, donde se identifican dos con-
juntos: esquemas con y sin senales de correccion. A continuacion se presentan esquemas de balance
local presentes en la literatura,
26
Akagi et al. [34]
Propone utilizar controladores proporcionales para cada modulo, donde cambian su ganancia
dependiendo del sentido de la corriente y cuya salida es modulada en conjunto con la senal pro-
veniente de los lazos de corriente por medio de Phase-shifted PWM. La principal desventaja de
este metodo es la inherente distorsion en las tensiones, producto de las componentes armonicas
de corriente en las ramas. Ademas, si es que las ramas se conforman por un numero conside-
rable de celdas, pueden existir inestabilidades en puntos de operacion crticos del convertidor
[35].
En la Figura 2.21 se esquematiza un lazo de control individual para la j-esima celda de una
rama de un convertidor MMC, donde las tensiones de los condensadores de la rama se agrupan
en ~vc, y la actuacion del lazo v∗cj se adiciona a la referencia v∗o proveniente de los lazos de
corriente.
2.4.2. Metodos con Redistribucion de Senales de Disparo
Kammerer et al. [4]
Este autor establece una lista prioritaria de las celdas segun la magnitud de la tension de los
capacitores, donde la tension de salida se obtiene asignando un numero de celdas que se deben
encender durante todo el periodo y, con la tension de referencia restante se asigna una celda
para ser modulada por ancho de pulsos. El orden de las celdas asignadas tambien depende si la
rama esta entregando o recibiendo potencia. Esta tecnica no produce distorsion adicional en la
tension de salida pero es costosa en procesamiento, debido principalmente al ordenamiento y
distribucion de las celdas.
La Figura 2.22.(a) muestra la lista prioritaria (ordenamiento) segun las condiciones de corriente
27
CAPITULO 2. MARCO TEORICO
i ys <0 >0vo*
vc1 vc4vc5 vc2 vc3 vc1 vc2 vc3 vc4 vc5 vc4 vc1 vc3 vc2 vc5
Valores MedidosOrden ascendente i ys >0 >0 ovo* i ys <0 <0vo*
Orden descendente i ys >0 <0 ovo*
a1 =1a4 =1
a4 =0a1 =0
(a) (b)
Figura 2.22: Esquema de balance local propuesto por Kammerer en [4]. (a) Ordenamiento ascen-
dente o descendente segun estado de carga de la rama. (b) Distribucion de conmutaciones segun
estado.
y tension de referencia de la rama. La figura (b) expresa como se distribuyen las celdas segun la
situacion de carga o descarga que se encuentre. Las variables aj indican el estado de celda : “1”
encendido fijo, “0” apagada y “PWM” celda con modulacion.
Miura et al. [36]
Se propone un balance por medio de modulacion vectorial SVM, el cual consiste en un ordena-
miento prioritario similar al propuesto por Kammerer. El principal problema es que este metodo
produce corrientes de secuencia cero indeseadas y el ordenamiento de tensiones es costoso de-
bido a que realiza el balance de ramas y local por medio de funciones de costos que evaluan
todas las posibilidades. En 2016, Miura propone un esquema que permite atenuar la corriente
de secuencia cero no deseada [37].
Jun Mei et al. [5]
Este autor propone un esquema de modulacion para el convertidor matricial multinivel (M2C),
el cual consiste en un derivado de PD-PWM donde las senales portadoras se intercambian de
nivel dependiendo del estado de carga de la rama y determinando las celdas de mayor y menor
tension DC. Un punto favorable de esta propuesta es la rapidez para determinar el mnimo y
maximo de tension, con una velocidad fija definida para n celdas por medio de una platafor-
ma FPGA. Sin embargo, el metodo de obtencion de la tension mnima y maxima es bastante
ineficiente, donde se utiliza 2n(n − 1) comparadores por rama en una primera etapa; luego,
por medio de una lista prioritaria que puede durar desde 1 hasta n etapas, se define las celdas
de menor o mayor por medio de ndices. A traves de un contador, distribuye las celdas que se
28
vc2
vc1
vc3
vc4
Figura 2.23: Metodo de determinacion de tension maxima y mnima propuesto por [5] para cuatro
submodulos por rama. (a) Comparaciones realizadas para determinar ndice de celda con tension
maxima Y (1). (b) Comparaciones realizadas para determinar ndice de celda con tension mnima
Y (2).
encuentran sin asignacion. Las Figuras 2.23.(a)-(b) muestran las comparaciones necesarias para
la determinacion del maximo y mnimo para una rama con n = 4.
Con la distribucion de celdas max/min definidas, se distribuyen las conmutaciones por medio
de la reasignacion de las senales portadores en cada celda, donde solo vara el nivel de las
senales (off-set). La Figura 2.24 expresa como varan las bandas de las senales portadoras en
una celda cuando se asigna el nivel j . La cantidad de niveles requeridos para asignar las senales
portadoras es de n.
Otro aspecto negativo de este metodo, es que su presentacion no es generalizada y solo se
limita a describir en detalle para un cluster de 4 celdas. Adicionalmente, no expresa resultados
experimentales para un numero considerable de modulos, donde pueden surgir otros problemas
importantes debido a que solo calcula la tension mnima y maxima por periodo. Ademas, no
hace mencion de como se distribuye las conmutaciones entre las celdas.
29
j
j
j
Figura 2.24: Asignacion de senales portadoras para modulacion de una celda ante la asignacion del
off-set j , con j > 1, para el esquema propuesto en [5].
2.5. Algoritmos de Ordenamiento
Los algoritmos de ordenamiento es un area de estudio amplio y con aplicaciones en multiples
disciplinas cientficas. Debido a que los algoritmos de ordenamiento son abundantes, se clasifican en
base a multiples criterios, donde el mas relevante es la eficiencia. La eficiencia en los algoritmos de
ordenamiento se mide en numero de comparaciones realizadas respecto al numero de elementos de
entrada. La notacion Big O “O()” es frecuentemente utilizada para clasificar el costo temporal y de
hardware de algoritmos, la cual otorga informacion del comportamiento a medida que el numero de
entradas (elementos a ordenar) aumenta [38].
Los metodos de ordenacion se suelen dividir en dos grandes grupos:
directos: donde se encuentran los conocidos buble sort O(n2), insertion sort O(n2) y selection
sort O(n2).
indirectos (avanzados): donde destacan shellsort O(n1.25), quicksort O(n log n) y merge sort
O(n log n).
En el caso de un conjunto de entrada pequeno, los metodos directos son atractivos por su sim-
plicidad; su uso es muy frecuente. Sin embargo, en el caso en que existe un numero importante de
entradas, estos metodos son muy ineficientes y es preciso recurrir a metodos avanzados [6].
2.5.1. Redes de Ordenamiento
Considerando la posibilidad de ejecutar procesos computacionales en paralelo, es factible imple-
mentar redes de ordenamiento, las cuales permiten distribuir el costo total de operacion entre gasto
30
CAPITULO 2. MARCO TEORICO
temporal y de memoria. Las redes de ordenamiento no requieren instrucciones de control secuenciales,
ya que el proceso de ordenar lo realiza por etapas definidas.
La relacion entre uso de memoria y tiempo de procesamiento es cercana y determina la eficiencia
del metodo de ordenamiento [6, 39]. Entre las multiples clasificaciones que existen para definir algo-
ritmos, el tamano (numero de comparaciones empleadas) y profundidad (numero de etapas) son las
dos variantes mas representativas en terminos de eficiencia de una red [40].
Las redes de ordenamientos se esquematizan como circuitos conformados por cables y compara-
dores verticales. Esta notacion fue presentada por Knuth en [6]. La entrada a una red de ordenamiento
es a la izquierda del dibujo y la salida de esta se ubica en la derecha, cada comparador transfiere el
elemento mas pequeno de las entradas hacia la salida que se encuentre abajo, aunque si la defini-
cion fuese al reves, el algoritmo no perdera generalidad en su representacion. En la Figura 2.25.(a) se
muestra un ejemplo grafico de un comparador, donde se cumple y0 ≥ y1; en (b) y (c) se exponen redes
de ordenamiento Buble sort e Insertion sort respectivamente, donde se aprecia que son equivalentes
[39].
x0
x1
y0
y1
(a) (b) (c )
Figura 2.25: (a) Elemento comparador fundamental. (b) Red Bubble sort. (c) Red Insertion sort
En la practica, las redes de ordenamiento utilizadas con mayor frecuencia son las Even-odd Mer-
ging networks, Bitonic Merging network, Bubble and Insertion sort networks donde el optimo en
profundidad son del orden de O(log 2n), y de O(n log 2n) en tamano [6]. En la Tabla 2.2 muestra
una comparacion de las cuatro redes de ordenamiento mencionadas, respecto a un numero n de entra-
das, donde C(n) es el numero de comparadores requeridos y S(n) profundidad de la red; ademas se
presenta un ejemplo en que n = 8.
En el ejemplo cuando n = 8, mostrado en la Tabla 2.2, se observa que la cantidad de comparadores
para las redes Bubble / Insertion es bastante mayor que en el caso de una red Even-odd merge. La
misma situacion ocurre para la profundidad S(8), donde existe una brecha entre 13 a 6 etapas para la
misma cantidad de entradas.
CAPITULO 2. MARCO TEORICO
Tabla 2.2: Tabla comparativa de distintos tipos de redes de ordenamiento. Para las redes Even-odd
merge y Bitonic merge, n = 2p, donde p ∈ N .
Bubble/Insertion Even-odd merge Bitonic merge
Exacto C(n) = n(n−1)
2 C(2p) = (p2 − p+ 4)2p−2 − 1 C(2p) = (p2 + p)2p−2
S(n) = 2n− 3 S(2p) = p(p+1) 2 S(2p) = p(p+1)
2
Asintotico C(n) = O(n2) C(n) = O(nlog2n) C(n) = O(nlog2n) S(n) = O(n) S(n) = O(log2n) S(n) = O(log2n)
n = 8 C(8) = 28 C(8) = 19 C(8) = 24 S(8) = 13 S(8) = 6 S(8) = 6
Tabla 2.3: Comparadores C() y etapas requeridas S() para redes de ordenamiento optimas de n entradas.
n 4 5 6 7 8 9
C(n) 5 9 12 16 19 25
S(n) 3 5 5 7 6 8
Redes de Ordenamiento Optimas
Dentro de los multiples metodos conocidos, se han propuesto redes de ordenamiento optimas para
un numero definido de entradas, las cuales minimizan el empleo de comparadores o etapas para un
numero definido de entradas ( por lo general bajo). La formacion de este tipo de redes no es de caracter
general y debe analizarse caso a caso, es decir, es un proceso de opmitizacion que no sigue un patron
general como las redes convencionales [40].
La Tabla 2.3 muestra las cantidades de comparadores y etapas (profundidad) para n entradas en
redes optimas propuestas en [6, 40]. Segun se observa, en el caso de ocho entradas la red optima iguala
la cantidad de comparadores y etapas respecto al metodo Even-odd merge.
32
Captulo 3
Problema Generalizado de Control Local
Como se haba mencionado anteriormente, el control de tension promedio de rama no garantiza
una correcta distribucion de las tensiones entre las celdas del convertidor. Debido a esto, es necesario
implementar un esquema que permita lograr este objetivo.
A modo de presentar una metodologa general, el control de balance local requiere mantener ba-
lanceadas las tensiones de los condensadores y entregar una tension de salida promedio segun lo
requerido durante un periodo Ts. Estas exigencias se pueden plantear como el siguiente problema de
optimizacion,
mj ∈ [−1, 1] ∀j ∈ K (3.3)
donde Vcj , Cj y Gj son la tension promedio del j-esimo condensador con su respectiva capacitancia y
conductancia. La corriente de rama promedio esta representada por Is, y las variables V ∗ cj y mj son la
tension de referencia e ndice de modulacion de la j-esima celda para el periodo Ts. La corriente pro-
medio del j-esimo condensador viene dada por Ismj y, adicionalmente, el conjunto K = {1, ... , n} agrupa todos los ndices de las n celdas.
Segun se observa, el objetivo de la funcion (P1) es minimizar el error cuadratico de las tensiones de
los condensadores respecto a su tension de referencia durante un periodo acotado Ts. Las restricciones
33
(3.1) y (3.2) son, respectivamente, las relaciones dinamicas de los condensadores y la tension de
referencia requerida en la salida. Los ndices de modulacion de cada celda, mj , se relacionan con el
estado de conmutacion sj segun,
mj = 1
sj dt (3.4)
Esta definicion excluye el patron de conmutacion utilizado para lograr dicho ndice, el cual puede ser
por PWM u otro metodo a convenir.
Teniendo en cuenta una implementacion digital, el planteamiento del problema (P1) en tiempo
discreto toma la siguiente forma para el instante tk,
mn vcj[tk+1]
vcj[tk+1] = αjis[tk]mj[tk] + βjvcj[tk] (3.6)
n∑
j=1
0.5(vcj[tk ] + vcj[tk+1])mj[tk] = v∗o[tk+1] (3.7)
mj[tk] ∈ [−1, 1] ∀j ∈ K.
con αj = Ts/Cj , βj = 1 − GjTs/Cj . El metodo de discretizacion utilizado para la restriccion (3.1)
es forward Euler.
Respecto al planteamiento del problema, es relevante considerar que la dinamica que rige la ten-
sion de los condensadores es significativamente mas lenta respecto a la que rige el comportamiento
de la corriente en la rama, lo cual permite adoptar aproximaciones razonables en el modelamiento del
sistema. Con el fin de evitar calculos complejos, el valor medio de la corriente en los condensadores
se aproxima por el valor de la corriente de rama desde el inicio de dicho intervalo. Esto permite rela-
cionar convenientemente la corriente de los condensadores por medio de la corriente de rama medida
e ndice de modulacion respectivo,
Ismj is(tk)mj ∀j ∈ K, (3.8)
dentro de tk ≤ t < tk + Ts.
Sin perder mayor generalidad en el planteamiento del problema, las perdidas de los condensadores
se desprecian (Gj = 0) y las capacitancias son similares (Ci = C), lo cual es valido cuando el
dimensionamiento de todas las celdas de la rama son iguales. Por otro lado, con excepcion de escasas
situaciones, es habitual mantener las referencias de tension de las celdas constantes (v∗ cj[tk+1]
= v∗cj).
Tomando en consideracion lo dicho previamente, se reemplaza la restriccion (3.6) en la funcion
objetivo (3.5), resultando el siguiente problema de optimizacion:
(P1d.a) mn mj[tk]
)2
s.t. n∑
j=1
0.5(vcj[tk ] + vcj[tk+1])mj[tk] = v∗o[tk+1] (3.9)
mj[tk] ∈ [−1, 1] ∀j ∈ K
donde los ndices de modulacion mj[tk] son las unicas variables de actuacion.
El problema de optimizacion (P1d.a) es un planteamiento generalizado del objetivo de control
local en la familia MMC. Este tipo de problema de optimizacion es cuadratico continuo, el cual es
ampliamente estudiado [41].
Si a (P1d.a) se reemplaza la restriccion (3.9), el problema adquiere la siguiente forma:
(P1d.b) mn mj[tk]
j=1
γj[tk+1]mj[tk] + αis[tk ]v ∗ o[tk+1]
s.t. n∑
j=1
0.5(vcj[tk ] + vcj[tk+1])mj[tk] = v∗o[tk+1] (3.10)
mj[tk] ∈ [−1, 1] ∀j ∈ K
donde γj[tk+1] = −2v∗cjαis[tk]. Notar que el termino de la derecha de la funcion objetivo es irrelevante
frente a las variables de actuacion y se puede obviar para los fines de optimizacion. Adicionalmente,
con el fin de simplificar la solucion al problema de optimizacion, la tension de celda promedio de la
restriccion (3.10) se puede aproximar por el valor en el instante tk, debido a la dinamica lenta de la
tension de los condensadores.
Bajo estos criterios, el problema final es lineal y de caracter conocido, siendo comunmente llamado
problema de mochila (en ingles knapsack) [41]. Para la solucion de este problema, se define el peso
de la j-esima celda como
ηj = γj vcj
, (3.11)
el cual es una medida del costo γj[tk+1] respecto a la magnitud vcj[tk], que incide en el cumplimiento
de la restriccion (3.10) por medio del ndice mj respectivo.
35
CAPITULO 3. PROBLEMA GENERALIZADO DE CONTROL LOCAL
Por medio de lo previamente mencionado, se proponen los siguientes pasos para resolver de forma
optima este problema:
1. Se deben saturar los ndices de modulacion tomando en cuenta la minimizacion de la funcion
objetivo (P1d.b), la cual en todo momento busca maximizar la inyeccion de potencia hacia la
rama. Esta determinacion va directamente amarrada al signo de is[tk],
Si is[tk ] > 0, las celdas se saturan con tension positiva: mj = 1 , ∀j ∈ K.
Si is[tk ] < 0, las celdas se saturan con tension negativa: mj = −1 , ∀j ∈ K.
2. Posterior a la saturacion de todos los ndices, la restriccion (3.10) se debe satisfacer. Para lograr
este cometido, los ndices de modulacion se varan uno a la vez, partiendo con la celda de menor
peso ηj hacia la mayor. Si la referencia de tension de los condensadores de todas las celdas son
iguales (v∗cj = v∗c , ∀j ∈ K), el criterio de asignacion se simplifica, y el procedimiento se inicia
con la celda con mayor tension hacia la de menor. Recordar que previo a este proceso las celdas
se encuentran saturadas en 1 o −1 segun el sentido de is.
A modo de ejemplo, la Tabla 3.1 muestra la asignacion de los ndices de modulacion para distintos
niveles de tension en 5 celdas. Se establece que v∗cj = v∗c , ∀j ∈ K; ademas, convenientemente, la
enumeracion de las celdas se encuentra en orden decreciente segun la magnitud de sus tensiones. La
funcion objetivo z esta normalizada:
z = sgn(is) n∑
j=1
mj (3.12)
Para is > 0 y v∗o = 200V, el paso 1 impone que todos los ndices se saturen positivamente
(mj = 1, ∀j ∈ K); luego, segun el paso posterior, se modifica desde la celda 1 hasta la 2, donde
m1 = −1 (saturado) y m2 = 0.833. Para el caso de vo = −200V con is > 0, el cumplimiento de la
Tabla 3.1: Ejemplo de metodo propuesto de asignacion optima de ndices de modulacion para un caso
de 5 modulos puentes-H en cascada.
vc1 [V] vc2 [V] vc3 [V] vc4 [V] vc5 [V]
100 90 80 75 70
v∗o [V] m1 [-] m2 [-] m3 [-] m4 [-] m5 [-] z[-]
is[tk] > 0 200 -1 0.833 1 1 1 -2.833
-200 -1 -1 -1 0 1 2
is[tk] < 0 200 1 1 1 0 -1 2
-200 1 -0.833 -1 -1 -1 -2.833
36
CAPITULO 3. PROBLEMA GENERALIZADO DE CONTROL LOCAL
restriccion (3.10) se logra al modificar desde la celda 1 hasta la 4. Esto se extrapola para los casos en
que is < 0, donde el paso 1 impone que (mj = −1, ∀j ∈ K).
3.1. Esquema de Balance Local Utilizado
El balance de tensiones propuesto esta basado en la distribucio