7/25/2019 Funcionamiento LCD para FPGA

1/4

1

Resumen En el presente artculo, se har referencia a la

implementacin del control del LCD mediante cdigo VLDH,

usando palabras de control se podr configurar y establecer las

funciones que tendr el LCD para poder recibir datos y

presentarlos en forma visual al usuario.

Palabras claveISE, HDL, VHDL, PortMap, Entity.

I. INTRODUCCIN

El uso del LCD para presentar datos de una manera msvisible y ms accesible para el usuario representa un avancetecnolgico ya que en el mismo se presenta una interaccinentre el usuario y mquina que es agradable al usuario ysimplifica las funciones de ingreso y de salida de datos.Anteriormente los datos solo se poda presentar datos de forma

binaria en leds o en display, para esto se requera tenerconocimientos en los sistemas digitales, con el uso del LCD se

puede reducir esto ya que el usuario puede visualizar los datosde la manera ms ptima y en un lenguaje que no necesita de

conocimientos previos.Adems de poder presentar los datos que salen de unsistema de control al usuario, tambin se pueden visualizar losdatos que sean necesarios ingresando por el usuario de maneraeficaz ya que tendr completo conocimiento de los datos, soloser necesario la correcta codificacin para presentar esosdatos al usuario.

II. DESARROLLO DEL ARTCULO

A. LCD

Dispositivo empleado para la visualizacin de contenidos oinformacin de una forma grfica, mediantecaracteres, smbolos o pequeos dibujo.

Est gobernado por un microcontrolador (generalmenteel Hitachi HD44780) el cual dirige todo sufuncionamiento.

Existen en diferentes presentaciones por ejemplo 2x16,2x20, 4x20, 4x40. El primer dgito indica el nmerode lneas y el segundo indica el nmero de caracteres,

por ejemplo 2x16 significa 2 lneas y 16 caracteres.

B. Estructura LCD

Fig. 1 Descripcin Pines LCD

Descripcin de los pines:

Pines de Alimentacin Pines de Control Pines de Datos (Bus Bidereccional)

Fig. 2. Descripcin Pines de Control

Pines de Datos

El Bus de datos bidireccional comprende desde los pines D0a D7. Para realizar la comunicacin con el LCD podemoshacerlo utilizando los 8 bits del bus de datos(D0 a D7) oempleando los 4 bits ms significativos del bus de datos(D4 a

D7).

Miguel Bautista, Universidad de las Fuerzas Armadas ESPEFrancisco Encalada, Universidad de las Fuerzas Armadas ESPE

Alonso Nez, Universidad de las Fuerzas Armadas ESPEGustavo Ramrez, Universidad de las Fuerzas Armadas ESPE

Desarrollo de una aplicacin en VHDL quepermita controlar un LCD

7/25/2019 Funcionamiento LCD para FPGA

2/4

2

C. Tipos de Memoria

DD RAM (Data Display Ram) Memoria donde se almacenan los caracteres que se van

a representar en pantallaCG ROM

La memoria CGROM es una memoria interna donde sealmacena una tabla con los caracteres que podemos

visualizar en el LCD.CG RAM (Character Generator Ram)

Almacena los caracteres propios creados por cadausuario

D. Comandos LCD

En la Tabla 1 de realiza la descripcin de los comandos para lautilizacin del LDC

TABLA IDESCRIPCIN COMANDOS LCD

Borrar pantalla Borrar y coloca el cursor en la

primera posicin (direccin 0).Pone el bit I/D a 1 por defecto

Cursor a casa Retorna el cursor a la posicininicio (direccin 0). Tambinretorna el display, desplazando ala posicin original. Loscontenidos de la DDRAM

permanecen sin cambios.

Seleccionar modo Configura la direccin demovimiento y si se desplaza o no

el display. Esta operacin esrealizada durante operaciones delectura escritura.

Encender/ apagar pantalla Configura el estado ON/OFF detodo el display (D), el cursor (C)y el parpadeo del caracter en la

posicin del cursor.

Desplazar Cursor /Pantalla

Mueve el cursor y desplaza eldisplay sin cambiar loscontenidos de la DDRAM.

Activar funcinConfigura el tamao de lainterfase (DL), el nmero delneas del display (N) y la fuentedel carcter (F) . N=0 es 1 lnea.

N=1 es 2 lneas

CG RAMAjusta la direccin del generadorde caracteres. El dato CG RAMes enviado y recibido despus deeste ajuste.

DD RAM

Ajusta la direccin de laDDRAM. La direccin esenviada y recibida despus deeste ajuste.

Bandera de ocupado

Lectura de la bandera Busy Flag.Indicando que operaciones

internas son realizadas y lecturade los contenidos del contador dedirecciones.

Escritura CG RAM/DDRAM

Escribe datos en la DDRAM oen la CGRAM

Lectura CGRAM/DDRAM

Lectura de datos desde laDDRAM o la CGRAM

E. Funcionamiento LCD

Fig. 3 Funcionamiento LCD

Para el funcionamiento de nuestro LCD adems debemos saberque cada carcter posee su equivalente en cdigo ASCII, portal razn debemos regirnos a este cdigo para poder desplegarel carcter deseado en el LCD, caso contrario no se tendrningn resultado.

F. Diagrama funcionamiento del LCD

7/25/2019 Funcionamiento LCD para FPGA

3/4

3

Fig. 4 Diagrama de Funcionamiento

G. Desarrollo

Para el desarrollo del presente proyecto se desplegarnmensajes los cuales son presentados a continuacin:

Primer Mensaje:

Fig. 5 Diseo de Mensaje en LCD

Fig. 6 Mensaje en Cdigo ASCII

La representacin de la Fig.4 es lo que se desea desplegar ennuestro LCD pero debemos tener en cuenta que nuestrodispositivo de programacin solo acepta Cdigos ASCII por locual en la Fig.5 se muestra los datos que se debe enviar anuestro LCD para que el usuario pueda comprender elmensaje.

III. CONCLUSIONES

Los dispositivos LCD se rigen por dos tipos de seales,datos y control, para presentar los datos en el dispositivo sedebe realizar antes un proceso de inicializacin, en el que seinvolucran comandos de escritura y ajuste de frecuencia paraobtener los tiempos que demanda cada proceso.

El reloj con el cual trabaja la tarjeta Spartan es sumamentegrande para que funcione correctamente el dispositivo LCD,

por tal razn se procede a realizar un divisor de frecuencia paraun obtener un periodo de tiempo adecuado para lavisualizacin de los datos.

El LCD posee dos bloques de memoria (CGRAM yDDRAM) encargadas de la escritura y lectura de los caracteresasignados a direcciones, estas direcciones corresponden a las

posiciones de cada carcter sobre las filas del LCD (filasdependen del tipo de LCD a utilizar).

Toda informacin a desplegar sobre la pantalla LCD debe

ser descrita en notacin hexadecimal y en concordancia alcdigo ASCII, caso contrario los mensajes no sernvisualizados sobre el dispositivo LCD.

Se recomienda trabajar con el reloj interno de la FPGA (50MHz), y utilizar una divisin de frecuencia para obtener lafrecuencia de trabajo deseada.

Al asignar nuevos pines de entrada/salida al proyecto, esnecesario revisar el archivo .ucf pues en nuestro caso laasignacin de pines se mantiene o duplica el puerto utilizado,dando problemas al sintetizar el proyecto

Se recomienda trabajar con el reloj interno de la FPGA (50MHz), y utilizar una divisin de frecuencia para obtener lafrecuencia de trabajo deseada.

Es recomendable verificar los componentes fsicos (hardware)del LCD entre ellos el potencimetro lcd_vo, el cual debe estarcorrectamente calibrado para ajustar el brillo del lcd; casocontrario la informacin no podra ser desplegada correctamente.

IV. BIBLIOGRAFA

[1] -FPGA ISE Design Suite. Recuperado 07 de Agosto de 2015, de

http://www.microcontroladorespic.com/tutoriales/FPGAs/ISE-Desing-Suite.html

[2] -XILINK. (2015). Xilinx Applications, XILINX all programmable TM.Recuperado 07 de Agosto de 2015, dehttp://www.xilinx.com/applications.html

[3] -Snchez-Solano, S., Cabrera, A., Brox, M., & Gonzlez, A. J. (2006).Controladores difusos adaptativos como mdulos de propiedadintelectual para FPGAs.

[4] -XILINX (2015). Xilinx Support. Recuperado el 07 de Agosto de2015, de:

[5] -XILINX (2015).,http://www.xilinx.com/support/index.html/content/xilinx/en/SupportNav/ip_documentation/memory_interface_and_storage_element/fifo/fifo_generator.html

[6] -XILINX (2015). Xilinx Products. Recuperado el 07 de Agosto de2015, de:

[7]

-http://www.xilinx.com/products/intellectual-property/do-di-can/evaluation.html

[8] -XILINX (2015). Xilinx Products. Recuperado el 07 de Agosto de2015, de:http://www.xilinx.com/products/intellectual-property/see-all-ip-device-family.htmlFuerzas Armadas ESPE. Carrera de IngenieraElectrnica y Telecomunicaciones.).

7/25/2019 Funcionamiento LCD para FPGA

4/4

4

V. AUTORES

Francisco Xavier Encalada Acosta, naci el05 de diciembre, de 1991, en la ciudad de Quito-Ecuador. Sus estudios primarios los realiz en elInstituto Fernndez Salvador La Salle, susestudios secundarios los realiz en el ColegioMunicipal Experimental Sebastin de

Benalczar, se gradu de Bachiller en Fsico-Matemtico. Actualmente est cursando el

pregrado en Ingeniera en Electrnica yTelecomunicaciones en la Universidad de las Fuerzas Armadas -ESPE.

Alonso Alejandro Nez Hernndez, naci el12 de febrero de 1991 en la ciudad de Quito-Ecuador, sus estudios primarios los realiz en laEscuela Instituto Luis Antonio FernndezSalvador (La Salle); curs sus estudiossecundarios en el Colegio MunicipalExperimental Sebastin de Benalczar,

bachillerato en Ciencias. Actualmente estcursando el pregrado en ingeniera en

Electrnica y Telecomunicaciones en la Universidad de las FuerzasArmadasESPE.

Miguel Angel Bautista Chimarro, naci enQuito Ecuador, el 3 de Noviembre de 1991,realizo sus estudios en la Unidad Educativa Don

Bosco La Tola, obteniendo su ttulo deBachiller en Fsico Matemtico en el 2009;actualmente cursa sexto semestre de la carrera deIngeniera Electrnica en Telecomunicaciones en

la Universidad de las Fuerzas ArmadasESPE.

Gustavo Andrs Ramrez Patajalo, Naci enQuito el 20 de Septiembre de 1990, curs susestudios primarios y secundaria en la UnidadEducativa Dr. Ricardo Cornejo Rosales donde

se gradu el con el ttulo de Bachiller en FsicoMatemtico. Actualmente contina sus estudiosuniversitarios en la Universidad de las FuerzasArmadas ESPE en la carrera Electrnica enRedes y Comunicacin de Datos