Laboratorio Diseño Logico

7/23/2019 Laboratorio Diseo Logico

1/14

Laboratorio de Diseo Lgico Digital-UNITEC 2015

UNIVERSIDADTECNOLGICACENTROAMERICANA

LABORATORIODEDISEOLGICODIGITAL

DOCENTE: ING. DAGOBERTO

GUA#1: COMPUERTANAND UNIVERSAL

INTEGRANTESDELGRUPO:

INTEGRANTE S: NMERODECUENTA:

- Katha Ba!ah"a 11$%11&'- Da() Ca*t))" 111+1,$$- O*a! Sh(/ 11$11,+0

TEGUCIGALPA M. D. C. ' DEOCTUBREDE+,1$

RESUMEN E2ECUTIVO


2/14


El experimeto cosisti e apreder a motar circ!itos itegrados " a

s! #e$ demostrar la !i#ersalidad de la comp!erta N%ND& 'ara poder lograrlo

se !tili$ el NI EL(I)* el c!al costa co ! set de LEDs& %l cablear las

comp!ertas lgicas pedidas* se p!ede obser#ar +!e c!ado ! LED esta

ecedido esto represeta ! estado de 1* mietras +!e c!ado este est,

apagado esto os dice +!e el res!ltado de la !ci es 0&

%l !tili$ar !a comp!erta lgica N%ND ./00* se logra eteder como esta

!cioa " como p!ede ser !tili$ada para recrear otras p!ertas lgicas tales

como el NT* %ND* * N " & D!rate el experimeto se p!do c!mplir

co los ob3eti#os " a s! #e$ se compredi el !so del NI EL(I)&

NDICE

I. O34(t5"*...........................................................................%

II. Ma!" T(6!"....................................................................7


3/14


III. R(*8)ta9"* T(6!"*..........................................................0

IV. R(*8)ta9"* E;(!


4/14


+. MARCOTERICO

Las comp!ertas so blo+!es del 4ardare +!e prod!ce seales e biario 1 o0 c!ado se satisace los re+!isitos de etrada lgica& Las di#ersas

comp!ertas lgicas se ec!etra com6mete e sistemas de comp!tadoras

digitales&

& La comp!erta N%ND represeta el complemeto de la operaci %ND* s!

represetaci gr,7ca cosiste de ! s8mbolo de %ND acompaado de !

s8mbolo de egaci& )e dice +!e la comp!erta N%ND es !a comp!erta

!i#ersal por+!e c!al+!ier sistema digital p!ede implemetarse co ella& 'ara

demostrar +!e c!al+!ier !ci booleaa p!ede ser implemetada co

comp!ertas N%ND* basta co demostrar +!e las operacioes lgicas %ND* "

complemeto se p!ede obteer excl!si#amete co comp!ertas N%ND& E

pr,ctica* esta !i#ersalidad es !a gra #eta3a "a +!e las comp!ertas N%ND

so ecomicas " ,ciles de abricar&

Ilustracin 1. Chip NAND 7400 Tabla 1. Tabla de Valor de la CompuertaNAND

% 9 AB

0 1 1

0 0 1

1 1 0

1 0 1


5/14


$. RESULTADOSTERICOS

AA

A

Ecuacin 1. impli!cacin del circuito

Tabla ". Tabla de #erdad Compuerta N$T

AB AB

AB

AB

Ecuacin ". impli!cacin del circuito

Tabla %. Tabla de #erdad Compuerta AND

% %% AA

0 0 1

1 1 0

% 9 AB AB A

0 0 1 0

0 1 1 0

1 0 1 0

1 1 0 1


6/14


AB

A+B

A+B

Ecuacin %. impli!cacin del circuito

Tabla 4. Tabla de #erdad compuerta $&

AB

A+B

A+B

Ecuacin 4. impli!cacin del circuito

% 9 A B

AB

0 0 1 10

0 1 1 01

1 0 0 11

1 1 0 01

% 9 A B

AB

AB

0 0 1 10 1

0 1 1 01 0

1 0 0 11 0

1 1 0 01 0


7/14


Tabla '. Tabla de #erdad compuerta N$&

AB A AB B

AB+A+AB+B

A( )AB

AB

Ecuacin '. impli!cacin del circuito

Tabla *. Tabla de Verdad +$&

% 9 A B AB A AB B

AB A AB

0 0 1 1 1 0

0 1 1 1 0 1

1 0 1 0 1 1

1 1 0 1 1 0


8/14


%. RESULTADOSE@PERIMENTALES

Los res!ltados experimetales represetaba los #alores de las sig!ietes

tablas de #erdad:

La ;ig!ra 1 os m!estra la tabla de #erdad origial&

;ig!ra 1& Tabla de (erdad

La ;ig!ra 2 m!estra la tabla de #erdad para la comp!erta lgica NT " se

obser#a como esta co#ierte el #alor de etrada % e s! op!esto e la

salida

La ;ig!ra ? m!estra la tabla de #erdad para la comp!erta lgica %ND " se

obser#a como esta re@e3a s! correcto comportamieto co dos etradas

teiedo !a salida < #erdadera solo c!ado ambas etradas % " 9 so

#erdaderas&

;ig!ra ?& Comp!erta Logica =%ND>


9/14


La ;ig!ra / os m!estra la tabla de #erdad para la comp!erta lgica " se

obser#a como esta re@e3a s! correcto comportamieto co dos etradas

teiedo !a salida < #erdadera c!ado c!al+!iera de ambas etradas % o

9 so #erdaderas&

;ig!ra /& Comp!erta Logica =>

La ;ig!ra 5 os m!estra la tabla de #erdad para la comp!erta lgica N "

se obser#a como esta re@e3a s! correcto comportamieto co dos etradas

teiedo !a salida < #erdadera solo c!ado ambas etradas % o 9 so

alsas&

;ig!ra 5& Comp!erta Logica =N>

La ;ig!ra A os m!estra la tabla de #erdad para la comp!erta lgica "

se obser#a como esta re@e3a s! correcto comportamieto co dos etradas

teiedo !a salida < #erdadera solo " solo c!ado !a de etradas % o 9

es #erdadera " la otra es alsa&

;ig!ra A& Comp!erta Logica =>


10/14


7. RESULTADOSSIMULADOS

Ilustracin ". Compuerta N$T Ilustracin %. Compuerta AND


11/14


Ilustracin 4. Compuerta $& Ilustracin '. Compuerta N$&


12/14


Ilustracin *. Compuerta +$&


13/14


0. CONCLUSIONES

)e logr costatar +!e es posible mediate el !so de Comp!ertas N%NDdetro de ! circ!ito itegrado la recreaci de otras comp!ertas lgicas como

ser NT* %ND* * N " &

)e cocl!"e +!e !tili$ado LEDs se p!do demostrar " comprobar las

tablas de #erdad de las ates mecioadas comp!ertas lgicas&


14/14


. BIBLIOGRAA

Bao* B& 12F& Circ!itos N%ND de B!ltii#el& E B& Bao* ,-ica Di-ital

Dise/o de Computadoresp,g& A?AF& 'earso Ed!caci&

roesor 2olina& 2015F& bteido de4ttp:GG&proesormolia&com&arGelectroicaGcompoetesGitGcompHlog

&4tm

Laboratorio Diseño Logico

Documents

Transcript of Laboratorio Diseño Logico