ObjetivoConsiste en la obtencin de funciones booleanas a partir de la tabla de verdad y sus diferentes representaciones en el lenguaje ABEL-HDL.Para lograr el objetivo de prctica se obtendr: La ecuacin partiendo de una tabla de verdad y utilizando la seleccin de minitrminos y/o maxitrminos. La tabla de verdad partiendo de la descripcin del problema y, posteriormente, las ecuaciones y el circuito. El archivo en lenguaje de descripcin de hardware en formato ABEL-HDL y, con las ecuaciones obtenidas anteriormente, programar el GAL16V8D. El diagrama de tiempos usando el archivo TEST_VECTORS. La implementacin del circuito.

Procedimiento y metodologa1. A partir de la tabla de verdad, obtenga las ecuaciones correspondientes a las fun- ciones F3 en la forma de suma de productos SOP (minitrminos), y F4 en la forma productos de suma POS (maxitrminos).2. Obtenga las ecuaciones para F3 Y F4.3. Cree un nuevo proyecto en IspEXPERT System (asigne un nombre).4. Seleccione GAL16V8D/ZD.5. Elija una nueva fuente (Source) en ABEL-HDL Module6. Defina el nombre del mdulo y el archivo ABEL.7. Capture el archivo ABEL-HDL para las funciones F3 y F4 en el editor de textos de ABEL y asigne las terminales 1, 2, 3 y 4 a A, B, C y D, respectivamente. Para las salidas F3, F4 asigne las terminales 19, 18.8. Guarde el archivo completo una vez que cumpla con la estructura. 9. Compile el archivo.10. Obtenga los archivos Reporte y JEDEC.11. Obtenga el diagrama de tiempos.12. Grabe el GAL16V8D y compare su tabla de verdad con el diagrama de tiempos.13. Usando mapas de Karnaugh simplifique las funciones F3 y F4, y compare los re- sultados con los que aparecen en el archivo reporte.

EcuacionesF3= ABCD+ABCD+ABCD+ABCD+ABCDF4= (A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D)

Forma cannicaF3(ABCD)=m(2,6,7,10,14)F4(ABCD)=m(5,12,13,14)

Forma reducidaF3=CD+ABCF4=(B+C+D)(A+B+C)

Chip Report

ABEL-HDL

Diagrama de tiempos

Resultados