Guias de Practicas de Laboratorios de Electronica Digital (1)
Practicas de Electronica Digital
-
Upload
cristian-blas-acosta -
Category
Documents
-
view
138 -
download
8
Transcript of Practicas de Electronica Digital
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 1
MATERIA: Electrónica Digital. TEMA: Compuertas lógicas.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA:
Familiarizarse con la lógica digital, hojas de datos de compuertas lógicas y el comportamiento de las mismas.
MATERIAL REQUERIDO:
o Hojas de datos de los circuitos integrados 7404, 7408 y 7432.o Circuitos integrados con las compuertas AND, NOT y OR.o 1 protoboard.o 1 multimetro.o Alambre para protoboard.o LEDs de diversos colores.
PROCEDIMIENTO:
o Analizar la información de las hojas de datos de cada compuerta.o Estudiar el símbolo y la tabla de verdad de cada compuerta.o Simular cada compuerta como se ilustra en la figura 1.
U1
AND
V11V
+88.8Volts
Figura 1.- Simulación de compuerta lógica AND.
o Comprobar el funcionamiento de cada una de las compuertas utilizando los circuitos integrados de la familia 74 obteniendo los siguientes datos:
Voltaje de salida de cada compuerta. Nivel de voltaje de entrada para que la compuerta intérprete un 0 y 1. Que sucede en las entradas de las compuertas cuando no conecto un 0 o
un 1 lógico. Corriente que consume cada circuito integrado.
El LED es un tipo especial de diodo, que trabaja como un diodo común, pero que al ser atravesado por la corriente emite luz. Existen diodos LED de varios colores y estos
1M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
dependen del material con el cual fueron construidos. Hay de color rojo, verde, amarillo, ámbar, infrarrojo y muchos más. Debe de escogerse bien la corriente que atraviesa el LED para obtener una buena intensidad luminosa. El LED tiene un voltaje de operación que va de 1.5 a 2.2 Volts aproximadamente y la gama de corrientes que debe circular por el va de 10 mA a 20 mA en los diodos de color rojo y de entre 20 mA y 40 mA para los otros LED.
Nota: El ánodo es la terminal larga del led y el cátodo es la terminal corta del mismo.
o Realiza los cálculos necesarios en el circuito de la figura 2 para obtener el valor adecuado de R1.
V15
R1
330
D1LED-GREEN
Figura 2.- Simulación de LED.
o Utilizando un software de simulación implementa el circuito que se ilustra en la figura 2 para analizar los efectos de R1 sobre la intensidad luminosa del led.
o Realiza el paso anterior en físico.
2M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 2
MATERIA: Electrónica Digital. TEMA: Compuertas lógicas.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Familiarizarse con la lógica digital y el funcionamiento de las compuertas NOR, NAND, XOR y XNOR.
MATERIAL REQUERIDO:
o Circuitos integrados con las compuertas NOR, NAND, XOR y XNOR.o 1 protoboard.o 1 multimetro.o Alambre para protoboard.o Dip switch.o Resistencias de 220 y 1k Ω.
PROCEDIMIENTO:
o Analizar cada una de las hojas de datos de cada una de las compuertas lógicas.o Analizar la configuración de interruptores para obtener un 1 y 0 lógico de la
figura 3.o Analizar la configuración de salida de la compuerta para leer 1 y 0 lógico.o Comprobar la tabla de verdad de cada compuerta utilizando un software de
simulación.o Comprobar los resultados obtenidos en la simulación con la práctica.o TAREA (Antes de simular e implementar cada una de las siguientes
configuraciones verificar que sean correctas): Utilizando compuertas de dos entradas implementar compuertas de 4 entradas (AND, OR, NOR, NAND, XOR y XNOR).
3M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
R11K
R21K
R31K
R41K
U1
AND
U2
AND
R5
220
R6
220
D1
LED-BLUE
D2
LED-BLUE
V15V
Figura 3.- Simulación de compuertas lógicas.PRACTICA 3
MATERIA: Electrónica Digital.
TEMA: Expresiones lógicas y su implementación en circuito.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Implementación de expresiones lógicas utilizando compuertas lógicas.
MATERIAL REQUERIDO:
o Compuertas AND, OR, NOR, NOT, NAND, XOR y XNOR.o 1 protoboard.o 1 multimetro.o Alambre para protoboard.o Dip switch.o Resistencias de 220 y 1k Ω.o Leds.
PROCEDIMIENTO:
o Llena la tabla de verdad 1 con tus resultados obtenidos en la práctica.
Tabla 1.- Tabla de verdad indeterminada.Entradas SalidasA B AB A+B X0 00 11 0
4M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
1 10 X1 XX 0X 1X X
o Implementa el circuito que corresponde a las expresiones lógicas de las ecuaciones 1 y 2.
o Obtén su tabla de verdad.
S1=ABC⊕ [ AC+(B⊕C ) ] (1)
S2=(B⊕C ) [AC+ (A⊕C ) ] (2)
o Verifica los datos obtenidos en la tabla de verdad utilizando simulación.o Verifica los datos obtenidos en la tabla de verdad utilizando dispositivos físicos.
5M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 4
MATERIA: Electrónica Digital. TEMA: Algebra de Boole.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Resolver un problema digital real, comprobar la funcionalidad del algebra de Boole e implementar un circuito que resuelva el problema.
MATERIAL REQUERIDO:
o Compuertas (según su diseño).o Protoboard.o Multimetro.o Alambre para protoboard.o Dip switch.o Resistencias de 220 y 1k Ω.o Leds.
PROCEDIMIENTO:
o Buscar una problemática a resolver utilizando lógica digital (4 entradas y 2 salidas).
o Obtener su tabla de verdad.o Obtener sus maxitérminos y minitermos para decidir cual función es más
simple de reducir utilizando algebra de Boole.o Obtener la función final (reducida al máximo).o Obtener los circuitos de la función inicial y la reducida.
6M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
o Simular los dos circuitos implementados y comprobar que se obtengan los mismos resultados.
o Implementar el circuito reducido y comprobar su funcionamiento correcto.
PRACTICA 5
MATERIA: Electrónica Digital.
TEMA: Dispositivos Lógicos Programables.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Diseñar sistemas lógicos combinacionales utilizando Dispositivos Lógicos Programables.
MATERIAL REQUERIDO:
o GAL22V10.o Protoboard.o Multimetro.o Alambre para protoboard.o Dip switch.o Resistencias de 220 y 1k Ω.o Leds.
PROCEDIMIENTO:
o Familiarizarse con el Software de descripción de Hardware Galaxy.o Analizar la información de la hoja de datos de la GAL22V10.o Implementar en la GAL las siete compuertas de dos entradas (AND, OR,
NOT, NAND, NOR, XOR y XNOR).
7M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
o Implementar en la GAL las seis compuertas de cuatro entradas (AND, OR, NAND, NOR, XOR y XNOR).
o Implementar en la GAL las funciones booleanas de las ecuaciones 3 y 4.
S1=ABC⊕ [ AC+(B⊕C ) ] (3)
S2=(B⊕C ) [AC+ (A⊕C ) ] (4)
o Implementar la función booleana reducida de la practica 4.
Nota: Todas las implementaciones deben ir acompañadas del código en VHDL y su simulación en Galaxy.
PRACTICA 6
MATERIA: Electrónica Digital. TEMA: Mapas de Karnaugh.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Implementar una secuencia de letras en un display utilizando mapas de karnaugh.
MATERIAL REQUERIDO:
o Compuertas (según su diseño).o GAL22V10o Protoboard.o Multimetro.o Alambre para protoboard.o Dip switch.o Resistencias de 220 y 1k Ω.o Display de 7 segmentos (elegir ánodo o cátodo común).
PROCEDIMIENTO:
o Elegir un display y comprobar su funcionamiento (simulación): Encendiendo y apagando cada segmento.
8M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
Haciendo que aparezcan cada una de las letras de la siguiente frase “SOY MECATRONICO” (Expresión diferente para cada alumno) como se muestra en la figura 4.
Figura 4.- Representaciones en el display.
o Una vez que se comprendió el funcionamiento del display llena la tabla de verdad 2 con los datos correspondientes.
o Obtener las catorce funciones booleanas mínimas para cada una de las salidas obteniendo mapas de karnaugh.
o Obtener el circuito correspondiente a cada una de estas funciones.o Simular las funciones obtenidas comprobando que aparezcan las letras para
las cuales fue diseñado.o Implementar el circuito en protoboard. Puedes utilizar la GAL, pero minimo
debe existir un 40% del diseño hecho en compuertas.
Tabla 2.- Tabla de verdad.Entradas Salidas
X1 X2 X3 X4 Letra a b c d e f0 0 0 0 S0 0 0 1 O0 0 1 0 Y0 0 1 1 M0 1 0 0 E0 1 0 1 C0 1 1 0 A0 1 1 1 T1 0 0 0 R1 0 0 1 O1 0 1 0 N1 0 1 1 I1 1 0 0 C1 1 0 1 O
9M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
1 1 1 0 El display permanece apagado.1 1 1 1 El display permanece apagado.
PRACTICA 7
MATERIA: Electrónica Digital.
TEMA: Sumadores y Restadores con integración MSI.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de sumadores y restadores así como realizar su diseño.
MATERIAL REQUERIDO:
o 2 sumadores 74LS83.o 9 interruptores.o 14 resistencias (9 de 10kΩ y 5 de 220Ω).o 5 leds.o 4 compuertas XOR.
PROCEDIMIENTO:
o Analizar el funcionamiento del sumador - restador que se muestra en la figura 5 en base a las reglas mencionadas en clases.
10M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
o Realizar la simulación del circuito que se ilustra en la figura 5 y comprobar su funcionamiento.
o Implementar el circuito de la figura 5.o Implementar un sumador en la “GAL22V10” utilizando el tipo de dato entero
(Utiliza el número de bits máximo permitido por la GAL).
11M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
Figura 5.- Sumador – Restador.
12M.C. Juan José Martínez Nolasco
A110
S19
A28
S26
A33
S32
A41
S415
B111
B27
B34
B416
C0
13C
414
U1
74LS83
A110
S19
A28
S26
A33
S32
A41
S415
B111
B27
B34
B416
C0
13C
414
U2
74LS83
U3
XO
R
U4
XO
R
U5
XO
R
U6
XO
R
R1
10kR
210k
R3
10kR
410k
R5
10kR
610k
R7
10kR
810k
R9
10k
SW1
SW
-SP
ST-M
OM
SW2
SW
-SP
ST-M
OM
SW3
SW
-SP
ST-M
OM
SW4
SW
-SP
ST-M
OM
SW5
SW
-SP
ST-M
OM
SW6
SW
-SP
ST-M
OM
SW7
SW
-SP
ST-M
OM
SW8
SW
-SP
ST-M
OM
SW9
SW
-SP
ST-M
OM
R10
220
R11
220
R12
220
R13
220
R14
220
D1
LED
-RED
D2
LED
-RED
D3
LED
-RED
D4
LED
-RED
D5
LED
-RED
R9(1)
R1(1)
R7(1)
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 8
MATERIA: Electrónica Digital. TEMA: Decodificadores.
Fecha de entrega: Físico:________________ __ Reporte:____________________
Nota: Las simulaciones se entregan en el reporte colocando mínimo tres casos de cada dispositivo.
OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diversos decodificadores.
MATERIAL REQUERIDO:
o Decodificador BCD a 7 segmentos.o Display de ánodo común.o Display de cátodo común.o GAL22V10.
PROCEDIMIENTO:
o Implementar (utilizando el simulador) los decodificadores que se muestran en la figura 6 y comprobar su funcionamiento.
Figura 6.- Decodificadores implementados con compuertas lógicas.
o Implementar (utilizando el simulador) el decodificador que se muestra en la figura 7 y comprobar su funcionamiento.
13M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
Figura 7.- Decodificador de 2 entradas - 4 salidas con enable.
o Utilizando el decodificador de la figura 7 simular: Un decodificador de 3 entradas - 8 salidas. Un decodificador de 4 entradas - 16 salidas.
o Comprobar el funcionamiento del decodificador 74138 que se ilustra en la figura 8 utilizando el simulador.
A1
B2
C3
E16
E24
E35
Y0 15
Y1 14
Y2 13
Y3 12
Y4 11
Y5 10
Y6 9
Y7 7
U2
74ALS138
Figura 8.- Decodificador 74138.
o Comprobar el funcionamiento del decodificador 74154 que se ilustra en la figura 9 utilizando el simulador.
.
A23
B22
C21
D20
E118
E219
0 1
1 2
2 3
3 4
4 5
5 6
6 7
7 8
8 9
9 10
10 11
11 13
12 14
13 15
14 16
15 17
U1
74154
Figura 9.- Decodificador 74154.
o Comprobar el funcionamiento del decodificador 7447 que se ilustra en la figura 10 utilizando el simulador.
14M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
A7 QA 13
B1 QB 12
C2 QC 11
D6 QD 10
BI/RBO4 QE 9
RBI5 QF 15
LT3 QG 14
U1
74LS47
Figura 10.- Decodificador BCD – 7 segmentos.
o Implementar en la GAL el decodificador 74138 utilizando los comandos WHEN…. ELSE y el WITH…SELECT….WHEN.
o Con el decodificador en la GAL implementar una función lógica.
o Comprobar el funcionamiento del decodificador de BCD a 7 segmentos utilizando el display correspondiente.
o Implementar en la GAL la negación del paso anterior.
15M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 9
MATERIA: Electrónica Digital. TEMA: Codificadores.
Fecha de entrega: Físico:________________ __ Reporte:____________________
Nota: Las simulaciones se entregan en el reporte colocando mínimo tres casos de cada dispositivo.
OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diversos codificadores.
MATERIAL REQUERIDO:
o Computadora con simulador.o GAL22V10.
PROCEDIMIENTO:
o Diseñar y simular: Codificador de decimal a binario con 4 líneas de entrada, todas activas en
alto (el codificador no es de prioridad, por lo tanto, no interesa lo que se tenga a la salida para un valor no valido de entrada).
Codificador de decimal a binario con 4 líneas de entrada, todas activas en alto (el codificador no es de prioridad, por lo tanto, cuando tenga un valor invalido a las entradas colocar ceros en las salidas).
o Comprobar mediante simulación el funcionamiento del codificador 74147 que se ilustra en la figura 11.
111
212
313
41
52
63
74
85
910
Q0 9
Q1 7
Q2 6
Q3 14
U1
74LS147
010
111
212
313
41
52
63
74
EI5 EO 15
A0 9
A1 7
A2 6
GS 14
U2
74LS148Figura 11.- Codificador 74147.
o Comprobar mediante simulación el funcionamiento del codificador 74148 que se ilustra en la figura 12.
16M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
111
212
313
41
52
63
74
85
910
Q0 9
Q1 7
Q2 6
Q3 14
U1
74LS147
010
111
212
313
41
52
63
74
EI5 EO 15
A0 9
A1 7
A2 6
GS 14
U2
74LS148
Figura 12.- Codificador 74148.
o Implementar en la GAL22V10 el codificador 74148.
17M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 10
MATERIA: Electrónica Digital. TEMA: Multiplexores.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diversos multiplexores y demultiplexores.
MATERIAL REQUERIDO:
o Computadora con simulador.o Material necesario para el último paso.o GAL22V10
PROCEDIMIENTO:
o Comprobar el funcionamiento mediante simulación de los multiplexores que se muestran en la figura 13.
Figura 13.- Multiplexores implementados con compuertas y decodificador.
o Utilizando alguno de los multiplexores anteriores diseña un multiplexor de 16 entradas.
o Comprobar el funcionamiento del multiplexor 74151 ilustrado en la figura 14.
X04
X13
X22
X31
X415
X514
X613
X712
A11
B10
C9
E7
Y 5
Y 6
U1
74ALS151
1X06 1Y 7
1X15
1X24
1X33
2X010 2Y 9
2X111
2X212
2X313
A14
B2
1E1
2E15
U3
74ALS153
1X06 1Y 7
1X15
1X24
1X33
2X010 2Y 9
2X111
2X212
2X313
A14
B2
1E1
2E15
U2
74ALS153
1A2 1Y 4
1B3
2A5 2Y 7
2B6
3A11 3Y 9
3B10
4A14 4Y 12
4B13
A/B1
E15
U4
74ALS157
Figura 14.- Multiplexor 74151.o Comprobar el funcionamiento del multiplexor 74150 ilustrado en la figura 15.
18M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
X08
X17
X26
X35
X44
X53
X62
X71
X823
X922
X1021
X1120
X1219
X1318
X1417
X1516
A15
B14
C13
D11
E9
Y 10U2
74150
Figura 15.- Multiplexor 74150.
o Comprobar el funcionamiento del multiplexor 74153 ilustrado en la figura 16.
X04
X13
X22
X31
X415
X514
X613
X712
A11
B10
C9
E7
Y 5
Y 6
U1
74ALS151
1X06 1Y 7
1X15
1X24
1X33
2X010 2Y 9
2X111
2X212
2X313
A14
B2
1E1
2E15
U3
74ALS153
1X06 1Y 7
1X15
1X24
1X33
2X010 2Y 9
2X111
2X212
2X313
A14
B2
1E1
2E15
U2
74ALS153
1A2 1Y 4
1B3
2A5 2Y 7
2B6
3A11 3Y 9
3B10
4A14 4Y 12
4B13
A/B1
E15
U4
74ALS157
Figura 16.- Multiplexor 74153.
o Comprobar el funcionamiento del multiplexor 74157 ilustrado en la figura 17.
X04
X13
X22
X31
X415
X514
X613
X712
A11
B10
C9
E7
Y 5
Y 6
U1
74ALS151
1X06 1Y 7
1X15
1X24
1X33
2X010 2Y 9
2X111
2X212
2X313
A14
B2
1E1
2E15
U3
74ALS153
1X06 1Y 7
1X15
1X24
1X33
2X010 2Y 9
2X111
2X212
2X313
A14
B2
1E1
2E15
U2
74ALS153
1A2 1Y 4
1B3
2A5 2Y 7
2B6
3A11 3Y 9
3B10
4A14 4Y 12
4B13
A/B1
E15
U4
74ALS157
Figura 17.- Multiplexor 74157.
o Simular un multiplexor de dos entradas con 8 bits cada una utilizando multiplexores 74157.
o Simular un multiplexor de 4 entradas con 4 bits cada una utilizando multiplexores 74157.
o Implementar en la GAL el multiplexor 74150.
o Implementar en la GAL el multiplexor 74157.
o Diseñar, simular e implementar en proto una función con aplicación utilizando el multiplexor 74150.
19M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
o Comprobar el funcionamiento mediante simulación del demultiplexor que se muestran en la figura 18.
Figura 18.- Demultiplexores implementados con compuertas y decodificador.
o Comprobar el funcionamiento del demultiplexor 74154 ilustrado en la figura 19.
A23
B22
C21
D20
E118
E219
0 1
1 2
2 3
3 4
4 5
5 6
6 7
7 8
8 9
9 10
10 11
11 13
12 14
13 15
14 16
15 17
U1
74154
Figura 19.- Demultiplexor 74154.
o Describe el funcionamiento del circuito ilustrado en la figura 20 y simúlalo.
Figura 20.- Multiplexor y demultiplexor.
20M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
o Implementar un demultiplexor con 4 salidas.PRACTICA 11
MATERIA: Electrónica Digital.
TEMA: Circuitos temporizadores y Flip - Flops.
Fecha de entrega: Físico:________________ __ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento del 555 en sus dos configuraciones y comprender el funcionamiento de los diferentes Flip - Flops.
MATERIAL REQUERIDO:
o 555.o Resistencias y capacitores calculados.o Protoboard.o Computadora con software de simulación.
PROCEDIMIENTO:
o Analizar las principales características del 555 descritas en las hojas de datos.
o Comprobar el funcionamiento de la operación monostable: Realizar cálculos para T segundos (T es el numero de equipo). Simular la configuración. Realizar la implementación en protoboard.
Nota: Es importante realizar las simulaciones antes de implementar la configuración deseada en el proto.
o Comprobar el funcionamiento de la operación astable: Realizar cálculos para 3 configuraciones diferentes:
Frecuencia visible. Frecuencia variable (utilizar un potenciómetro). Frecuencia alta (en KHz).
Simular todas las configuraciones. Realizar la implementación en protoboard de todas las
configuraciones.
o Obtener los diagramas de tiempo de los siguientes Flip-Flops utilizando un software de simulación (comprobar todos los posibles casos):
SR. D.
21M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
JK. T.
PRACTICA 12
MATERIA: Electrónica Digital. TEMA: Latchs y Flip - Flops.
Fecha de entrega: Físico:__________________ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diferentes Latchs y Flip - Flops.
MATERIAL REQUERIDO:
o GAL22V10. PROCEDIMIENTO:
o Implementar en la GAL los siguientes Latchs: SR. D. JK. T.
o Implementar en la GAL los siguientes Flip-Flops: SR. D. JK. T.
22M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 13
MATERIA: Electrónica Digital. TEMA: Registro de corrimiento.
Fecha de entrega: Físico:__________________ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los registros de corrimiento.
MATERIAL REQUERIDO:
o GAL22V10. PROCEDIMIENTO:
o Implementar en la GAL un registro de corrimiento con las siguientes opciones: Entrada paralelo. Salida serie y paralelo. Con reset.
23M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 14
MATERIA: Electrónica Digital. TEMA: Contadores.
Fecha de entrega: Físico:__________________ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Diseñar contadores síncronos y asíncronos utilizando Flip-Flops JK.
MATERIAL REQUERIDO:
o 555 en configuración astable con una frecuencia de 1Hz.o 5 Flip-Flops JK.o Compuertas según sus diseños.
PROCEDIMIENTO:
o Diseñar, simular e implementar los siguientes contadores síncronos utilizando Flip-Flops JK:
Contador ascendente de 0-31. Contador descendente de 31-0.
o Diseñar, simular e implementar los siguientes contadores asíncronos utilizando Flip-Flops JK:
Contador ascendente de 0-31. Contador descendente de 31-0.
24M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 15
MATERIA: Electrónica Digital. TEMA: Contadores y reloj digital.
Fecha de entrega: Físico:__________________ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Diseñar contadores síncronos y asíncronos utilizando Flip-Flops JK y Diseñar un reloj digital utilizando el contador 74192.
MATERIAL REQUERIDO:
o 555 en configuración astable con una frecuencia de 1Hz.o Flip-Flops JK.o Contadores 74192.o Compuertas según sus diseños.
PROCEDIMIENTO:
o Diseñar un contador síncrono utilizando Flip-Flops JK que de la siguiente secuencia:
15, 13, 11, 9, 7, 5, 3, 1.
o Diseñar un contador asíncrono utilizando Flip-Flops JK que de la siguiente secuencia:
30, 1, 8, 5, 0, 15, 24, 4, 31.
o Diseñar un reloj digital que marque los segundos y minutos (hasta la implementación).
o Diseñar un reloj digital que de los segundos, minutos y horas del día (hasta la simulación).
25M.C. Juan José Martínez Nolasco
INSTITUTO TECNOLÓGICO DE CELAYA
DEPARTAMENTO DE INGENIERÍA MECATRÓNICA
PRACTICA 16
MATERIA: Electrónica Digital. TEMA: Uso del FPGA.
Fecha de entrega: Físico:__________________ Reporte:____________________
OBJETIVO DE LA PRÁCTICA: Diseñar sistemas secuenciales y combinacionales utilizando código VHDL para implementar en la GAL y FPGA.
MATERIAL REQUERIDO:
o 555 en configuración astable con una frecuencia de 1Hz.o GAL.o FPGA.o Compuertas según sus diseños.
PROCEDIMIENTO:
o Diseñar, simular e implementar los siguientes contadores utilizando la GAL: Contador ascendente de 0-31. Contador descendente de 31-0.
o Diseñar, simular e implementar los siguientes contadores utilizando la GAL: 15, 13, 11, 9, 7, 5, 3, 1. 30, 1, 8, 5, 0, 15, 24, 4, 31.
o Diseñar, simular e implementar un sistema combinacional en el FPGA.
o Diseñar, simular e implementar un sistema secuencial en el FPGA.
26M.C. Juan José Martínez Nolasco