Simulaciones cmos hjasda

7/17/2019 Simulaciones cmos hjasda

http://slidepdf.com/reader/full/simulaciones-cmos-hjasda 1/8

Simulaciones

Para la realización de las simulaciones en las que es necesario el uso de unmodelo más complejo, se usó el modelo dado por el autor en el capítulo 6 paralos transistores de canal largo que se muestra en la fgura **.

Figura **. Modelo ransistores !anal largo

9.11)



Figura *. Simulación punto ".##

$n la fgura * se puede %er la simulación del transistor PM&S 'uncionando comouna resistencia, para %er el comportamiento de la resistencia se (izo un )arridoen la 'uente que se encuentra en el drain se o)ser%ó el cam)io de lacorriente en el drenador. +na de las limitaciones que posee el transistor para'uncionar como resistencia es que en el drain de)e tener un %oltaje superior al%oltaje de um)ral en este caso, -."/ para que este est0 tra)ajando en laregión lineal. $n la simulación se puede o)ser%ar que si se quiere tener unaresistencia más lineal el %oltaje en el drain de)e ser maor que t, alrededorde 1.234 se o)tiene una )uena relación lineal entre %oltaje corriente. 5aprincipal limitante del M&SF$ como resistencia es el rango reducido de%oltajes entre los terminales que se pueden manejar para o)tener laresistencia deseada.

9.12)

Para o)tener la cur%a de 7 %s. 8S se realizó el circuito de la fgura ***, dondepor medio de un )arrido a la 'uente del gate, se encuentra como %aria la



corriente con respecto a la %ariación del 8S. Se nota en la simulación que eltransistor comienza a conducir corriente cuando el 8S es superior al %oltaje deum)ral, que seg9n el modelo M&SF$ es de -.:.

Figura ***. &)tención de la cur%a d %s. gs del transistor$n la fgura ;* se puede %er la comparación del gm o)tenido mediante lasimulación <ojo/, el cual es el resultado de deri%ar la corriente de drain conrespecto al %oltaje entre gate source= el gm o)tenido usando la e>presióndada en el li)ro erde/. Se puede %er que el gm calculado mediante lae>presión es mu apro>imado al gm real, en el rango comprendido entre el%oltaje de um)ral el %oltaje entre drain source= 'uera de este rango lae>presión o)tenida para el gm a no 'unciona.

<ealizando un acercamiento alrededor del %ltaje de um)ral se o)ser%a que lagráfca no tiene ning9n tipo de discontinuidad entre la región su)3um)ral la

de in%ersión 'uerte, por lo que el modelo de ni%el 4 tiene un cam)io continuoentre regiones.



Figura ;*. 8m calculado comparado gm de la simulación

9.13)

9.14)

Figura 2*. Simulación circuito punto #;

<ealizando la simulación del circuito se o)tu%ieron los %oltajes 7! que seencuentran en los nodos, con respecto a los %alores calculados sonprácticamente id0nticos, esto de)ido a que se usó el modelo más simple de



transistor, si se agregan más parámetros al modelo estos %alores se modifcanpero no en gran medida.

$n cuanto al análisis ?! se o)tu%o que ante una entrada de #m en el gate, lacorriente en el drain del transistor # es de #2;."#"n?, que es lo mismo que seo)tu%o con los cálculos realizados. Por otro lado el %oltaje en el drain dado por

la simulación es de ;1.";@, este %alor si tu%o una di'erencia considera)le conlo calculado, esto se de)e a que la e>presión usada para (allar la resistenciadel canal para los transistores tipo P es una apro>imación.

9.15)

!on la simulación 7! se o)tu%ieron prácticamente los mismos %alores en losnodos, que se calcularon teóricamente. 5a disminución de la corriente en la'uente causó que el %oltaje entre gate source de los AM&S disminuera,como era de esperarse. ?l disminuir los 8S tener el %oltaje de gate



constante, se aumentó el %oltaje en los source de los AM&S. $n cuanto a los%oltajes drain source de todos los transistores se mantu%ieron casi iguales.

Figura B*. Simulación circuito punto #2

$n cuanto al análisis ?! se o)tu%o que ante una entrada de #m en el gate, lacorriente en el drain del transistor # es de #-"."";n?, que es mu apro>imadoa lo que se o)tu%o con los cálculos realizados. Por otro lado el %oltaje en eldrain dado por la simulación es de 4-."6@, este %alor si tu%o una di'erenciaconsidera)le con lo calculado, esto se de)e a que la e>presión usada para

(allar la resistencia del canal para los transistores tipo P es una apro>imación.



9.17)

Para o)tener la cur%a 7 %s. CS se realiza el circuito que se muestra en la fgura"*, donde se realiza un )arrido en la 'uente que se encuentra u)icada en elsource del transistor, la cual simula la %ariación del CS. $l resultado es el quese muestra en la fgura #-*, se o)ser%a que cuando el %oltaje del sourceaumenta el %oltaje entre gate source disminue, por lo tanto, la corrientetam)i0n disminue (asta el punto que el 8S es menor que el %oltaje deum)ral, donde el transistor se empieza a apagar.



Figura "*. !ircuito para o)tener la cur%a 7 %s. CS

Figura #-*. !ur%a 7 %s. CS

Simulaciones cmos hjasda

Documents

Transcript of Simulaciones cmos hjasda