Sistemas Digitales (II diseño)
-
Upload
melina-mora -
Category
Documents
-
view
234 -
download
0
Transcript of Sistemas Digitales (II diseño)
-
7/26/2019 Sistemas Digitales (II diseo)
1/22
1Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
2/22
2
Programa resumido:
Ing. Vctor Asanza Armijos
Diseo intuitivo de los Sistemas Digitales 6 horas.
Circuitos Secuenciales Sincrnicos 20 horas.
Memorias RAM 2 horas.
Diseo formal de los Sistemas Digitales 20 horas.
Circuitos Secuenciales Asincrnicos 8 horas.
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
3/22
3
INTRODUCCION
Las MSS estudiadas y diseadas hasta ahora pueden ser usadas como
subcircuitos o bloques de los circuitos digitales ms complejos llamados SistemasDigitales.
Las tcnicas del diseo que estudiaremos a partir de ahora son aplicables al
diseo de Sistemas Digitales de cualquier tamao.
Un Sistema Digital puede ser dividido en dos partes principales llamados
Procesador de Datos y circuito Controlador.
El Procesador de Datos es usado para almacenar y manipular datos y para
transferir datos de una parte del Sistema Digital al otro. El procesador de Datos
incluye bloques como registros de almacenamiento, registros de desplazamiento,
contadores, multiplexores, decodificadores, sumadores, etc.
El circuito Controlador es una MSS que controla la operacin de Procesador de
Datos.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
4/22
4
Diagrama de bloques general de un Sistema Digital.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
5/22
5
Procedimiento general para el diseo formal de un Sistema Digital.
Entender exactamente lo que debe hacer el Sistema Digital. Esto incluye
examinar detenidamente las especificaciones para obtener el cuadro total derelaciones del Sistema Digital con el mundo externo. Definir todas las entradas
y salidas externas que debe tener el Sistema.
Desarrollar una Particin Funcional del Sistema Digital. Una Particin
funcional es una ilustracin detallada de todos los subcircuitos y subsistemas
que debe tener el Procesador de Datos del sistema adems del circuitoControlador. El circuito Controlador es el nico subcircuito de la Particin
Funcional que no est detallado.
Definir el algoritmo de control del circuito Controlador. Se debe desarrollar
un Diagrama de Estados o Diagrama ASM. En realidad, la Particin Funcional y
el algoritmo de control deben desarrollarse simultneamente. Se requieremucha intuicin, creatividad y conocimientos para decidir cuales funciones
debe realizar el Controlador y cuales deben realizar los subcircuitos o
subsistemas del Procesador de Datos.
Disear el circuito Controlador seleccionando el mtodo y la arquitectura
deseada.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
6/22
6
Ejemplo de una Particin Funcional.
Particin Funcional del Sistema de Control de una maquina vendedora
de colas.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
7/22
7
Para la implementacin usando dispositivos lgicos programables (PLD) se debe:
Ingresar el Sistema Digital en un software de diseo y simulacin (por ejemplo,
Max+plusII de Altera) utilizando cualquier de los editores (Editor Grafico, Editor de Formas
de Onda, Editor de texto / VHDL).Compilar el diseo, simular y revisar los resultados de simulacin analizando los
Diagramas de Tiempo generados por el simulador.
COMENTARIOS IMPORTANTES: El circuito Controlador de un Sistema Digital maneja solamente seales de control de un
bit. Recibe las seales de entrada de un bit que pueden ser externas (Start, Inicio, etc.)o internas provenientes de algunos subcircuitos Procesadores de Datos (AmenorB,
LSBigual0, etc.).
Tambin, genera seales de salida de un bit que pueden ser externas (Fin, Error,etc.) o
internas que van a controlar las operaciones de subcircuitos que forman parte de
Procesador de Datos.
Las seales de entrada de datos de mltiples bits no pueden nunca entrar al circuito
Controlador. Deben entrar en algn subcircuito del Procesador de Datos. Tambin, las
seales de salida de mltiples bits deben ser generadas por algn circuito Procesador
de Datos. Pueden existir casos en los que las seales externas de control de un bit,
tambin entran o salen del Procesador de Datos. Pero nunca las seales de mltiples
bits pueden entrar o salir del Controlador.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
8/22
8
Estructura general del cdigo VHDL en el diseo de un Sistema Digital.
Luego de estructurar la Particin Funcional se debe decidir que tipo de descripcin sedesea usar para cada subcircuito del Sistema Digital y para el Sistema completo.
Un subcircuito o subsistema puede ser representado con un solo componente (registro,
multiplexor, comparador) o con varios componentes como, por ejemplo, el circuito
Acumulador (sumador + registro de sostenimiento).
Cada subcircuito en un diseo del Sistema Digital con VHDL representa una entity.
En caso que la entity represente un Sistema Digital completo, sus terminales de entrada y
salida le permiten interactuar con el mundo exterior.
La declaracin de entity puede incluir tambin la keyword generic. Mediante VHDL, la
instruccin generic puede declarar y especificar parmetros constantes tiles para crearbloques parametrizados, en los que los valores de algunos parmetros pueden ser
variados.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
9/22
9
Ejemplo:
La declaracin de entidad solo proporciona la informacin necesaria para conectar el
subcircuito representado por esta entity con otros circuitos.
La declaracin architecture describe el funcionamiento interno de una entity. VHDL
permite crear ms de una alternativa para la architecture.
VHDL soporta tres tipos diferentes de descripcin de architecture (o niveles de
abstraccin) de los Sistemas Digitales:
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
10/22
10
Descripcin estructural (nivel lgico de abstraccin) en la que se
especifican los componentes que forman el sistema y sus interconexiones.
Para describir en VHDL el funcionamiento de este circuito utilizando la descripcinestructural hay que definir los componentes que forman parte del circuito (si es que no
estn disponibles en la biblioteca library).
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
11/22
11
Luego se debe hacer la descripcinlgica del circuito declarando
previamente las seales (signals)
internas de interconexin An y Bn y
los componentes a utilizar (inversor y
puerta AND).
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
Tanto las seales internas como los
componentes deben ser declarados en el
cuerpo de architecture antes del begin de
la descripcin.
Se puede observar que la declaracin
component tiene una estructura similar a la
declaracin entity, pero mientras la entity
proporciona la interfaz del circuito con el
mundo exterior, la declaracin component
proporciona la interfaz entre los componentes
del circuito.
-
7/26/2019 Sistemas Digitales (II diseo)
12/22
12
Cada component se conecta con los dems con ayuda de la keyword port map.
Las seales en la declaracin port map deben aparecer en el mismo orden como ellas
fueron declaradas en component.
Se puede ver claramente que la descripcin estructural es una descripcin del diagrama
esquemtico del circuito y que es muy extensa, incluso para los circuitos relativamente
pequeos.
Sin embargo, la descripcin estructural se utiliza para la descripcin de los diseos ms
grandes.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
13/22
13
Descripcin a nivel de transferencia entre registros o flujo de datos
(nivel RTL de abstraccin) en la que se especifica el comportamiento
de las seales de salida a partir de las seales de entrada.
Esta descripcin tiene un cierto grado de abstraccin con respecto al hardware,
pero es necesario describir las distintas seales que interactan en el circuito y su
comportamiento en funcin de las seales de entradas por medio de ecuaciones
lgicas y declaraciones de asignacin.
Nota: el operador
-
7/26/2019 Sistemas Digitales (II diseo)
14/22
14
Al igual que otros lenguajes de programacin, VHDL, utiliza diferentes operadores
que pueden ser utilizados con cualquier tipo de seal (bit, bit_vector, std_logic,
std_logic_vector).
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
15/22
15
Por lo tanto, no se puede usar estos operadores como los nombres de las seales
de entrada o salida de los sistemas digitales diseados.
Por ejemplo, para indicar las salidas del comparador no se puede usar A>B, A
-
7/26/2019 Sistemas Digitales (II diseo)
16/22
16
Se puede tambin utilizar asignacin selectiva withselect when.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
17/22
17
En la declaracin with select when se evala la expresin que acompaa a la
declaracin with. Cuando el valor de esta expresin coincide con una de lasalternativas dadas despus de when,el valor correspondiente a esta alternativa
se asigna a la seal de salida.
La expresin que debe evaluarse en este ejemplo es GBA que se declara como
una seal de tres bits. Mediante la concatenacin (&) de las tres entradas (G, A y
B) se forma una string de tres bits.
Las alternativas dadas despus de when pueden ser varias o una sola.
Por ejemplo, en vez de escribir 0000when others podemos escribir lo siguiente:
0000when 000| 001| 010| 011;
La barra | tiene el mismo significado que el operador lgico or.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
18/22
18
Descripcin funcional o por comportamiento (nivel algortmico de
abstraccin) en la que se especifica el funcionamiento del sistema.
Esta es la descripcin con mayor grado de abstraccin. Solo se describe el
comportamiento del sistema, sin preocuparse por las seales o componentesinternos.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
0010101100
00101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
19/22
19
Dentro de la arquitectura (architecture) aparece un proceso (process) que es la
declaracin que representa un conjunto de declaraciones que se ejecutan ensecuencia.
La declaracin process puede ser usada tanto en la descripcin de circuitos
combinatoriales como secuenciales.
Los tres tipos de descripcin de un Sistema Digital en VHDL pueden mezclarse en
un mismo diseo.
Si ya tenemos estructurada la Particin Funcional, se puede adoptar un modelo
de diseo top-down (de arriba hacia abajo).
El Diseo top-down comprende la construccin de cada subcircuito o subsistema
usando la descripcin por comportamiento o por flujo de datos y luego,
conectndolos en un Sistema Digital utilizando la descripcin estructural.
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
001010110000101101110
Sistemas Digitales II
-
7/26/2019 Sistemas Digitales (II diseo)
20/22
20
COMPONENTES MAS IMPORTANTE S DE LA PARTICION FUNCIONAL
Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
001010110000101101110
Sistemas Digitales II
0 0000 0 00 0 0000 0 0 00 0 00 0000
-
7/26/2019 Sistemas Digitales (II diseo)
21/22
21Ing. Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
001010110000101101110
Sistemas Digitales II
011000010111001101100001011011100111101001100001
-
7/26/2019 Sistemas Digitales (II diseo)
22/22
22
Reg. Desplazamiento
Ing Vctor Asanza Armijos
011000010111001101100001011011100111101001100001
01101010011
001010110000101101110
Sistemas Digitales II