SISTEMAS DIGITALES SECUENCIALES

INFORME DE LABORATORIO

CRISTIAN C. ROJAS URREA1121829931

GRUPO90178A_224

RICARDO MEJIATUTOR DE PRACTICA

CEAD ACACIAS

CARLOS EMEL RUIZTUTOR

CAMPUS VIRTUAL

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

2015

PRACTICA #1

1. Diseñar un sumador medio. Este sumador tiene dos entradas A y B y dos salidas S (suma) y Cout (Acarrero de salida), como se muestra en la figura.

El diseño debe contener:- Tabla de verdad basados en las variables a utilizar- Mapas de K. en donde se detalle su simplificación de las funciones de

las dos salidas (S y Cout).- Ecuación booleana resultante para cada una de las salidas.- Pantallazo del diagrama del sumador medio que se diseñó en el

simulador.

SOLUCION.

TABLA DE VERDAD

X Y Cout S0 0 0 00 1 0 11 0 0 11 1 1 0

Nota: El bit de acarreo Cout =1, solo cuando A y B tienen un valor de 1; por tanto se debe establecer una compuerta AND.

Ecuación Booleana.

s=A ' B+AB=A⊕B

Simulación

2. Diseñar un sumador completo, este sumador suma tres entradas de un bit A, B y Cin; cuenta con dos salidas S y Cout; según como lo muestra la figura.

El diseño debe contener:

- Tabla de verdad para cada una de las variables de las dos salidas.- Mapas de K. en donde se observe la simplificación de las funciones

booleanas de las dos salidas (S y Cout)- Ecuación booleana para cada una de las salidas- Pantallazo de la simulación

TABLA DE VERDAD

A B Cin Cout S0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1

Nota: la salida S en la tabla de verdad corresponde a la operación OR – Exclusiva

S=A B'C'+A' BC '+ABC+A' B 'CS=C' ( A B'+A' B )+C ( AB+A ' B' )

S=C' ( A B'+A' B )+C ( A' A+A' B'+AB+B B' )S=C' ( A B'+A' B )+C ¿S=C' ( A B'+A' B )+C ¿

S=C' ( A B'+A' B )+C ( A B'+A ' B' )S=(A⊕B)⊕C

Mapa de Karnaugh de la salida de la salida Cout

A\BC 00 01 11 100 0 0 1 01 0 1 1 1

Mapa de Karnaugh de la salida S

A\BC 00 01 11 100 1 11 1 1

Ecuaciones Booleanas.

Cout=BC+AC+AB

S=ABC+ABC+ABC+ABC

SIMULACION