INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

TEMA 3 Sistemas Combinacionales Introduccin En un Sistema combinacional las salidas no son otra cosa que funciones lgicas de las entradas.

Fig.1 En la Fig. 1 se ve el diagrama en bloque de un combinacional con n entradas y m salidas. Se puede escribir que: zi = fi (x1, x2, ...... xn) De lo anterior se deduce que para disear un circuito combinacional bastar con minimizar las funciones requeridas y finalmente implementar con compuertas lgicas. Circuitos Combinacionales MSI Cuando las funciones lgicas son muy complejas no siempre el diseo basado en la minimizacin y posterior implementacin con compuertas lgicas, es el ms adecuado. Las tcnicas de integracin han permitido CI ms complejos. Por ejemplo en MSI se dispone de CI de hasta 100 puertas. Estos bloques funcionales MSI, si bien a veces tienen fines especficos, pueden aplicarse a la implementacin de funciones lgicas de muchas variables. Las ventajas caen en la disminucin de los CI necesarios, del tiempo de diseo, del nmero de conexiones externas y facilita el mantenimiento. A continuacin se describen brevemente los Combinacionales MSI ms comunes Decodificadores Son Combinacionales que poseen n entradas y m salidas. El orden adecuado de la salida se activa cuando la codificacin correspondiente se inyecta a la entrada. Los decodificadores pueden ser : Binarios, Decimales (B.C.D) o especiales dentro de los cuales encontramos los decodificadores para Display de 7 segmentos.

En el caso de un decodificador binario si tiene n entradas poseer m = 2n

salidas. 1 de 8

INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

Fig.2 En la Fig. 2 observamos, como esta construido un decodificador binario de 2 entradas y 4 salidas Las expresiones algebraicas de las salidas seran : S0 = b a ; S1 = b a ; S2 = b a ; S3 = b a Y su tabla de la verdad :

a b S3 S2 S1 S0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0

Su diagrama en bloque sera :

Fig 3 Decodificador Decimal En el decodificador decimal, la cantidad de entradas es 4, ya que para poder codificar un numero decimal en binario (B.C.D) se necesitan 4 bits. La cantidad de salidas seran 10. 2 de 8

S0

S1

S2

S3

a

b

Decod. Binario 2 : 4

INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

Su tabla de la verdad sera :

N D C B A 9 8 7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 2 0 0 1 0 0 0 0 0 0 0 0 1 0 0 3 0 0 1 1 0 0 0 0 0 0 1 0 0 0 4 0 1 0 0 0 0 0 0 0 1 0 0 0 0 5 0 1 0 1 0 0 0 0 1 0 0 0 0 0 6 0 1 1 0 0 0 0 1 0 0 0 0 0 0 7 0 1 1 1 0 0 1 0 0 0 0 0 0 0 8 1 0 0 0 0 1 0 0 0 0 0 0 0 0 9 1 0 0 1 1 0 0 0 0 0 0 0 0 0 10 1 0 1 0 0 0 0 0 0 0 0 0 0 0 11 1 0 1 1 0 0 0 0 0 0 0 0 0 0 12 1 1 0 0 0 0 0 0 0 0 0 0 0 0 13 1 1 0 1 0 0 0 0 0 0 0 0 0 0 14 1 1 1 0 0 0 0 0 0 0 0 0 0 0 15 1 1 1 1 0 0 0 0 0 0 0 0 0 0

Su diagrama en bloque sera :

Fig.4 Decodificador decimal (B.C.D.) a 7 Segmentos. En este caso las entradas seran 4, y podran tomar el valor de los nros. decimales de 0 a 9. Las salidas seran 7 (siete) y corresponderan a los siete segmentos que conforman un display de 7 segmentos. (a,b,c,d,e,f,g) 3 de 8

0

1

2

3

A

B Decod. Decim.

4

5

6

7

8

9

D

C

INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

Los display de 7 segmentos pueden ser de Anodo comun o de Catodo comun, dependiendo de cmo esten conectados los LEDs en su interior.

Fig 5 La Fig.6 muestra un ejemplo de conexin entre un decodificador (el 4511) y un display de 7 segmentos

Fig. 6 4 de 8

INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

La tabla de la verdad del decodificador mostrado anteriormente es :

La entrada BI sirve para apagar el display .Que no se represente ningun valor, no importando el valor presente en su entrada.Sirve para apagar los ceros no significativos. La entrada LT sirve para encender todos los segmentos del display. Se vera un 8, no importando el valor presente en su entrada. Sirve para probar en sistema. Los decodificadores binarios y decimales , adems de usarse para decodificar, son tiles para implementar funciones lgicas. Cada una de sus salidas es un minterm de una funcin de n variables. 5 de 8

INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

Supongamos que tenemos la funcion de cuatro variables : f(d,c,b,a) = 4 (1,4,5,8,10,12,13,15) Utilizamos un decodificador binario de 4 entradas. Para que el decodificador funcione su entrada de habilitacion (o Inhibicin debe estar en el valor adecuado .

Fig. 7 Como el decodificador posee los 16 miniterminos elegimos los que forman parte de la funcion y los llevamos a una sola salida utilizando compuertas OR. Aprovechando la entrada de habilitacin que suelen tener, es posible aumentar el nmero de variables. La Fig. 8 muestra como obtener un decodificador de 4 x 16, partiendo de dos decodificadores 3 x 8.

Fig. 8

Codificadores Permiten codificar las lneas de entrada. Generalmente codifican en binario o BCD. (decimal) 6 de 8

INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

En la Fig 9 se muestra un codificador binario de 8 entradas y 3 salidas, su circuito interno y su tabla de verdad. En este codificador se supone que slo esta activa una entrada por vez. En caso de no ser as la salida debe calcularse como la funcin OR bit a bit de las salidas correspondientes a las entradas activadas independientemente. Estos decodificadores se llaman sin prioridad. Si en la tabla de verdad de la fig. 10 se reemplazan con x los ceros a la izquierda de los unos de las entradas, se obtiene un codificador con prioridad. La entrada de mayor prioridad es la que define la salida. Si ninguna entrada est activa las salidas son todas cero, igual que si estuviera activada la entrada D0. Para evitar este problema los codificadores cuentan con una salida adicional que indica la ausencia de activacin de las entradas. La prioridad puede ser a la entrada de mayor valor o de menor valor Por ltimo los codificadores suelen contar con una entrada de habilitacin. Cuando el chip est activado es vlida la tabla de verdad, si no lo est el chip no funciona.

Fig. 9 Fig.10 Codificador binario sin prioridad 7 de 8

D7 D6 D5 D4 D3 D2 D1 D0 z y x 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1

D7 D6 D5 D4 D3 D2 D1 D0 z y x

INSTITUTO TECNOLGICO UNIVERSITARIO UNIVERSIDAD NACIONAL DE CUYO GOBIERNO DE MENDOZA

Fig.11 Codificador binario con prioridad a la entrada de menor valor Fig.12 Codificador binario con prioridad a la entrada de mayor valor

8 de 8

x x x x x x x 1 0 0 0 x x x x x x 1 0 0 0 1 x x x x x 1 0 0 0 1 0 x x x x 1 0 0 0 0 1 1 x x x 1 0 0 0 0 1 0 0 x x 1 0 0 0 0 0 1 0 1 x x 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1

D7 D6 D5 D4 D3 D2 D1 D0 z y x 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 x 0 0 1 0 0 0 0 0 1 x x 0 1 0 0 0 0 0 1 x x x 0 1 1 0 0 0 1 x x x x 1 0 0 0 0 1 x x x x x 1 0 1 0 1 x x x x x x 1 1 0 1 x x x x x x x 1 1 1