Tecnologia de Circuitos Integrados (1)

1Universidad Nacional de La Matanza

Arquitectura de Computadoras(1109)

Prof. Titular Ing. Fernando I. SzklannyAutores: Ing. Carlos Rodriguez, Lic. Carlos Maidana,

Jair Hnatiuk

Introduccin a la tecnologa decircuitos integrados

Autores: Carlos Rodriguez - Carlos Maidana - Jair Hnatiuk 2

Primera Parte: Dgitos binarios, niveles lgicos

y formas de onda


Los sistemas digitales son de comportamiento binario. Los dos dgitos del sistema binario se denominan bits, y se representan fsicamente como dos valores distintos de una magnitud fsica, como puede ser una tensin elctrica.

Un 0 se representa como un nivel de tensin cercano al cero que se denomina BAJO (low) y un 1 se representa como un nivel de tensin ms elevado que se denomina ALTO (high).

Esta convencin recibe el nombre de lgica positiva

ALTO (high) = 1 BAJO (low) = 0

Existe otra convencin, actualmente de menor uso, denominada lgica negativa, en la que un 1 se representa como un nivel bajo y un 0 como un nivel alto.

Dgitos binarios


Las tensiones que se utilizan para representar los unos y ceros reciben el nombre de niveles lgicos.

Hasta el momento hemos idealizado la idea del nivel alto y el nivel bajo como una nica tensin fija e invariable, pero en la prctica esto resulta imposible ya que en cualquier circuito electrnico existen tolerancias.

Estas tolerancias obligan a definir un nivel alto como el rango de tensiones comprendidas entre un mximo(VH(mx)) y un mnimo (VH(mn)) y a un nivel bajo como el rango de tensiones comprendidas entre un mximo(VL(mx)) y un mnimo (VL(mn)) .

Niveles Lgicos


Entre los niveles definidos para alto y bajo no debe existir solapamiento. Es decir, el nivel (VL(mx)) nunca debe ser superior al (VH(mn)) .

Los valores de tensin comprendidos entre (VL(mx)) y (VH(mn)) no son aceptables y pueden ser interpretados por los circuitos, arbitrariamente, como un valor alto o como un valor bajo.

Niveles Lgicos


Niveles Lgicos

BAJO(0 binario)

Inaceptable

ALTO(1 binario)

VL(mn)

VL(mx)

VH(mn)

VH(mx)


Las seales digitales consisten en niveles de tensin que varan entre los niveles definidos como ALTO y BAJO.

Se denomina pulso a una seal elctrica que se mantiene mayormente en uno de sus niveles (inactivo), yendo al otro nivel (activo) en forma temporaria.

Se denomina pulso positivo a aquel cuyo nivel inactivo es el nivel bajo (0).

Por su parte se denomina pulso negativo al que presenta el nivel alto (1) como nivel inactivo.

Formas de onda digitales



Pulsos Positivos y Pulsos Negativos ALTO (H)

BAJO (L)

ALTO (H)

BAJO (L)t0 t1

Flancoascendenteanterior

Flancodescendenteposterior

t0 t1

Flancodescendienteanterior

Flancoascendenteposterior

Impulso positivo Impulso negativo

Impulsos ideales


Caractersticas de un pulso no ideal




Vin Vout

Vin

Vout

tphl

tplh

A

50% A

50% A


Se denomina amplitud de una seal a la altura o mximo valor del impulso medido desde su nivel ms bajo.

Una seal peridica es aquella que se repite a intervalos de tiempo fijo. Este intervalo de tiempo se denomina perodo (T) y se mide en segundos

Una seal no peridica es aquella que est compuesta por distintos anchos de pulso y/o intervalos diferentes entre impulsos.

La frecuencia (f) es la velocidad en la que se repite el perodo y se mide en Hertz (Hz). Se define como la inversa del perodo.

Caractersticas de las formas de ondaFormas de onda digitales

[seg] T = 1f [Hz] f = 1T


Ejemplo de seal peridica y seal no peridica

T1 T2 T3 T4 T5

(b) No peridica

(a) Peridica (onda cuadrada)

Perodo Frecuencia = 1 / T = T = T = T = T = T = . . . = T1 2 3 4 5 n

A



Se define como ciclo de trabajo (tambin ciclo de actividad o de servicio) a la razn entre el ancho del pulso (tw) y el perodo (T), normalmente expresado como porcentaje.

Ciclo de trabajo (duty cycle)Formas de onda digitales

Ciclo de trabajo (%) = ( ) 100 tw T


Determinar en la siguiente seal:

a) Perodo (T), frecuencia (f) y duty cycle (dc)


T = 10 mseg f = = = 100 Hz 1 110 mseg 10 x 10-3 seg

Dc % = x100 = x 100 = 10 %tw t

1 mseg10 mseg

t (ms)0 1 10 11

TtW


Cronogramas o diagramas de tiempo

Definicin:

Un diagrama de tiempo es un grfico de formas de onda digitales que muestra la relacin temporal real entre dos o ms seales, y como vara cada seal en relacin con las dems.




1 0 1 00 01 0 0 01 1

Perodo de bit

Reloj

Secuencia de bits que representa la seal A

1

0

1

0A

Reloj

1 2 3 54 876

A

B

C


Segunda Parte Tecnologa de los Materiales

Semiconductores


Introduccin:Los materiales pueden agruparse, de acuerdo a su capacidad

para conducir la electricidad, en:

Conductores

Semiconductores Aislantes.


Por qu conducen electricidad los materiales conductores?Para contestar esta pregunta debemos analizar como estn compuestos los materiales.

Los materiales estn compuestos por tomos. Un tomo consiste en un ncleo que tiene cargas positivas y electrones que se mueven alrededor del ncleo en trayectorias elpticas. Estos se distribuyen en capas. Los electrones de la capa ms externa se conocen como electrones de valencia.

Cuando un elemento como el silicio (en estado puro) se enfra desde su estado lquido, sus tomos se ordenan en patrones que se llaman cristales.

Niveles de Energa


Los tomos de silicio tienen cuatro electrones de valencia cada uno. Por lo tanto, cada tomo se acomoda compartiendo esos electrones de valencia con sus tomos vecinos. Este efecto se denomina enlaces covalentes y permiten mantener unida la red.

|

|

- -

|

- -

|

|

- -

|

|

- -

|

|

|

- -|

|

|

- -

+4

| | |

+4

| | |

+4 +4 -

-

-

+4

+4+4-

-

- +4

+4


Aunque los electrones de valencia son retenidos con fuerza en la estructura cristalina, pueden romper sus enlaces y moverse en forma de conduccin. Esto es posible si se proporciona suficiente energa externa (en forma de luz o calor).

Debido a la interaccin entre tomos en un cristal, es posible que los electrones de valencia posean niveles de fuente de energa dentro de un intervalo de valores. Cuanto ms lejos se encuentre un electrn del ncleo, mayor ser su nivel de energa.

As como existe un intervalo o banda de fuente de energas para los electrones de valencia, hay otro intervalo de valores de fuente de energa para los electrones libres ( aquellos que rompen el enlace y forman un canal de conduccin ).


En la figura se presentan los tres diagramas de niveles de fuente de energa. La regin en blanco representa la banda prohibida de niveles de fuente de energa en la que no existen electrones. Cuando esta banda es relativamente grande el material es aislante.

Si la banda es ms pequea ( del orden de un electrn volt (eV)) el resultado es un semiconductor.

Cuando las bandas se solapan el material es conductor y permite que se muevan cargas elctricas cuando existe una diferencia de potencial.


Conduccin en materiales semiconductores

En el tomo de silicio los electrones se mantienen juntos con suficiente fuerza. Los electrones interiores se encuentran a gran profundidad dentro del tomo, mientras que los electrones de valencia son parte del enlace covalente: no pueden desprenderse sin recibir una considerable cantidad de energa. Una forma de energa es calentar el material. A temperatura cero absoluto no se pueden romper los enlaces covalentes , por lo tanto no existen electrones disponibles en la banda de conduccin. Por esta causa no puede existir corriente y el semiconductor se comporta como un aislante.


El calor y otras fuentes de energa provocan que los electrones en la banda de valencia rompan enlaces covalentes y se conviertan en electrones libres en la banda de conduccin. Por cada electrn que deja la banda de valencia se forma un hueco (laguna).

Un electrn cercano a la banda de valencia puede moverse y llenar el hueco, creando otro, prcticamente sin intercambio de energa. El movimiento de electrones entre enlaces covalentes contribuye a la conduccin.

|

|

- -

|

- -

|

|

- -

|

|

- -

|

|

|

- -|

|

|

- -

+4

| | |

+4

| | |

+4 +4 -

-

-

+4

+4+4-

-

- +4

+4

Electrn


Semiconductores contaminadosEn un semiconductor puro (casos analizados hasta ahora) el nmero de huecos es igual al de los electrones.

La conductividad de un semiconductor se puede aumentar en forma considerable cuando se le introducen pequeas cantidades de impurezas especficas en un cristal. Este proceso se llama contaminacin. Si la sustancia contaminante tiene electrones libres extra se conoce como donador y el semiconductor contaminado es del tipo n.

Si la sustancia contaminantes tiene huecos extra se conoce como receptor y el semiconductor contaminado es del tipo p.


|

|

- -

|

-

|

|

- -

|

|

- -

|

|

|

- -|

|

|

- -

+3

| | |

+4

| | |

+4 +4 -

-

-

+4

+4+4-

-

- +4

+4-

Enlace covalente libre o huevoEnlace covalente libre o huevo

|

|

- -

|

- -

|

|

- -

|

|

- -

|

|

|

- -|

|

|

- -

+5

| | |

+4

| | |

+4 +4 -

-

-

+4

+4+4-

-

- +4

+4-

Electrn libreElectrn libre


Juntura PN. Diodo.En la figura se muestran dos tipos de materiales, uno P y otro N, los que han sido ubicados uno junto al otro para formar una unin. Esto representa un modelo bsico y simplificado de construccin del diodo. En la realidad un diodo se construye sobre una sola pieza de silicio a la que se le adicionan impurezas P de un lado e impurezas n del otro extremo. A este proceso se lo denomina juntura.

Modelo simplificado del diodo

Material detipo p

Material detipo n

+ -

p n


Regiones desrticas

p n p n

Regin desrtica

p n

ID

IS

ID

IS

ID

IS

+ V - - V +

(a) (b) (c)

29

En una juntura existir una regin desrtica entre los materiales P y N. Este fenmeno se debe a la existencia de huecos y electrones donde se unen los materiales. Esta regin tendr muy pocos portadores. Los portadores minoritarios a cada lado de esta regin (electrones en la regin P y huecos en la region N) se trasladarn hacia el otro lado y se combinarn con iones en el material. De la misma forma, los portadores mayoritarios (electrones en la N y huecos en la P) se movern a travs de la unin. Estos dos componentes de la corriente constituida por el movimiento de huecos y electrones a travs de la unin se suman para formar la corriente de difusin ID .El sentido de circulacin es del lado P al N. Existe adems una corriente C provocada por el desplazamiento de portadores minoritarios a travs de la unin. Cuando el diodo no est polarizado (circuito abierto) ID = IS.


Si se aplica un potencial positivo al material P en relacin al material N (figura b) se dice que el diodo est polarizado en directa, disminuyendo la regin desrtica debido a la atraccin de portadores mayoritarios al lado opuesto (potencial negativo a la derecha atrae huecos a la regin P y viceversa).

Cuando se polariza en directa ID - IS.= ISi se aplica la tensin en forma inversa el diodo se dice que est polarizado en inversa. Los electrones libres se trasladan del material N hacia la derecha y los huecos hacia la izquierda, provocando un ensanchamiento de la regin desrtica.

Cuando se polariza en inversa IS - ID.= I


Transistores bipolares (de juntura)


Transistores bipolares de juntura (TBJ)

El transistor bipolar o de juntura es un elemento semiconductor que posee tres terminales y est compuesto por dos porciones de material N y una de material P, (los llamaremos transistores NPN) o bien dos porciones de material P y una de N (los llamaremos transistores PNP). Su configuracin permite asemejarlos a un par de diodos con un terminal comn a ambos.

Cada una de esas porciones de material recibe un nombre. La regin central es la base, un extremo el emisor, y el otro extremo, un poco ms grande en superficie, el colector.


Diagramas de transistores y smbolos de circuito

Base

pp n

Emisor Colector

Base

nn p

Emisor Colector

BaseColector

Emisor

Colector

Emisor

Base

nn p

Regin desrtica


Rb

Rc

VccVbb+-+-

Ic

Vce

Saturacin

Corte


Funcionamiento del transistor en conmutacin

La operacin bsica de conmutacin es la siguiente: cuando la base est aproximadamente 0,7 V por encima del emisor y se proporciona una corriente suficiente en la base, el transistor para del estado de corte al de saturacin.

El estado de saturacin implica una circulacin de corriente desde el colector al emisor, siendo la diferencia de potencial entre estos terminales de casi cero Volt, de forma similar al comportamiento de un interruptor mecnico cerrado.

El estado de corte implica que no circula corriente entre los terminales colector - emisor, siendo la diferencia de potencial entre estos terminales igual al valor de la tensin de la fuente de alimentacin, de forma similar al comportamiento de un interruptor mecnico cerrado.


Absolute Maximum Ratings Ta=25C unless otherwise noted Symbol Parameter Value Units

VCBO Collector-Base Voltage: : BC546 : BC547/550 : BC548/549

80 50 30

V V V

VCEO Collector-Emitter Voltage : BC546 : BC547/550 : BC548/549

65 45 30

V V V

VEBO Emitter-Base Voltage : BC546/547 : BC548/549/550

6 5

V V

IC Collector Current (DC) 100 mA PC Collector Power Dissipation 500 mW TJ Junction Temperature 150 C TSTG Storage Temperature -65 ~ 150 C Electrical Characteristics Ta=25C unless otherwise noted Symbol Parameter Test Condition Min. Typ. Max. Units ICBO Collector Cut-off Current VCB=30V, IE=0 15 nA hFE DC Current Gain VCE=5V, IC=2mA 110 800 VCE(sat) Collector-Emitter Saturation Voltage IC=10mA, IB=0.5mA

IC=100mA, IB=5mA 90

200 250 600

mV mV

VBE(sat) Base-Emitter Saturation Voltage IC=10mA, IB=0.5mA IC=100mA, IB=5mA

700 900

mV mV

VBE(on) Base-Emitter On Voltage VCE=5V, IC=2mA VCE=5V, IC=10mA

580 660 700 720

mV mV

fT Current Gain Bandwidth Product VCE=5V, IC=10mA, f=100MHz 300 MHz Cob Output Capacitance VCB=10V, IE=0, f=1MHz 3.5 6 pF Cib Input Capacitance VEB=0.5V, IC=0, f=1MHz 9 pF NF Noise Figure : BC546/547/548

: BC549/550 : BC549 : BC550

VCE=5V, IC=200A F=1KHz, RG=2K VCE=5V, IC=200A RG=2K , f=30~15000MHz

2 1.2 1.4 1.4

10 4 4 3

dB dB dB dB

HFE Classification

Classification A B C hFE 110 ~ 220 200 ~ 450 420 ~ 800


Transistores unipolares (efecto de campo)


p (substrato)

nn n

Fuente Puerta Drenador

SiO2Canal

fundido Aluminio


p (substrato)

nn n

Fuente Puerta (-) Drenador

SiO2

44

Tercera parte: Tecnologas de circuitos

integrados digitales


Compuertas Lgicas


Parmetros estticos de una compuerta


VOH

IIH

VIH

IOH

IDD

VSS

VDD

Parmetros de tensin y corriente

IDD Corriente del dispositivo en reposoIOH Corriente de salida de Nivel AltoIIH Corriente de entrada de Nivel AltoVOH Tensin de salida de Nivel AltoVIH Tensin de entrada de Nivel Alto


Parmetros de tensin y corriente

IDD Corriente del dispositivo en reposoIOL Corriente de salida de Nivel BajoIIL Corriente de entrada de Nivel BajoVOL Tensin de salida de Nivel BajoVIL Tensin de entrada de Nivel Bajo

VOL

IIL

VIL

IOL

IDD

VSS

VDD


Margen de ruido en corriente alterna

VNH = VOH(mn) - VIH(mn)

VNL = VIL(mx) - VOL(mx)

Margen de ruido

Resulta importante tener en cuenta el ancho del pulso, ya que si este es demasiado corto puede que el circuito no responda ,pudindose incrementar la amplitud de ellos sin que se produzca variacin en la salida.


Factor de carga de salida (fan out)Cuando se conecta la salida de una compuerta a la entrada de

otra, se produce una circulacin de corriente.


Existe un lmite para el nmero de entradas conectadas a una salida, el que se conoce como fan-out o factor de cargabilidad.

Para determinar el fan-out de una compuerta debemos conocer los valores de sus corrientes de entrada y salida.

El fan-out para el estado de salida ALTO se obtiene como:

IOH(mx) / IIH (mx)

Mientras que el fan-out para el estado de salida BAJO se obtiene como:

IOL(mx) / IIL (mx)


Disipacin de potenciaUna compuerta requiere de la fuente de alimentacin una cierta corriente para permitir su funcionamiento. Esta corriente depende del estado de salida. Cuando la salida de una compuerta est en estado alto circula una corriente ICCH, mientras que, cuando el estado de salida es bajo, circula una corriente ICCL.

Para calcular la disipacin de potencia de una compuerta en un estado esttico (sin cambios)se deben tomar los siguientes parmetros

PDH = VCC * ICCHdonde VCC es la tensin de alimentacin de la compuerta e ICCH es la corriente en alto dela compuerta y PD es la potencia disipada de la compuerta.


La disipacin de potencia media depende del ciclo de trabajo: Habitualmente se la especifica para un ciclo de trabajo del 50%, por lo que la corriente de alimentacin media ser:

Para un ciclo de trabajo diferente al 50% la potencia media disipada ser:

Pdm = Vcc . (IccH + IccL)

2

Pdm = Vcc . (IccH t H+ IccLt L )t H+ t L


Escalas de IntegracinEscala de Integracin Compuertas

Small SSI < 12

Medium MSI 12 ~ 99

Large LSI 100 ~ 999

Very Large VLSI 1000 ~ 99999

Ultra Large ULSI > 100000

56

Familias lgicas


Tecnologa

BIPOLAR TTL

(lgica transistor transistor)

UNIPOLAR FET(Transistor de efecto de campo)

NMOSPMOSCMOS


TTL

Estndar (SN xxxx)Bajo Consumo (74L xxxx)Alta Velocidad (74H xxxx)Schottky (74S xxxx)Schottky bajo consumo (74LS xxxx)Schottky avanzado (74AS xxxx)Schottky avanzado bajo consumo(74ALS xxxx)Acoplados por emisorECL


CMOS

4000

74C xxxx (Compatible pin a pin con TTl)

74HC xxxx (Mayor velocidad compatible con la 74LS de TTL)

74HCT xxxx (Mayor velocidad compatible con los niveles de tensin de TTL)


Parmetros dinmicos

Parmetros estticos


Niveles lgicos de la familia TTL

Entrada

1 lgico(ALTO)

0 lgico(BAJO)

No permitido

2 V

5 V

0 V

0,8 V

VIH

VILVIL Mx

VIH Mn

Salida

1 lgico (ALTO)

0 lgico (BAJO)

No permitido

2,4 V

5 V

0 V0,4 V

VOH

VOLVOL Mx

VOH Mn

VIL Mn

VIH MxVOH Mx

VOL Mn


Entrada

1 lgico(ALTO)

0 lgico(BAJO)

No permitido

3,5 V

5 V

0 V

1,5 V

VIH

VIL

VIL Mx

VIH Min

(a) +5 V CMOS Salida

1 lgico (ALTO)

0 lgico (BAJO)

No permitido

4,4 V5 V

0 V0,33 V

VOH

VOLVOL Mx

VOH Min

Entrada

1 lgico(ALTO)

0 lgico(BAJO)

No permitido

2 V

3,3 V

0 V

0,8 V

VIH

VIL

VIL Mx

VIH Min

(b) +3,3 V CMOS Salida

1 lgico (ALTO)

0 lgico (BAJO)

No permitido

2,4 V3,3 V

0 V0,4 V

VOH

VOLVOL Mx

VOH Min

Niveles lgicos de los circuitos CMOS


Determinacin de los mrgenes de ruido de los niveles alto y bajo para la familia TTL

VIH(mn) = 2V

VIL(mx) = 0,8V

VOH(mn) = 2,4V

VOL(mx) = 0,4V

VNH = VOH(mn) - VIH(mn) = 2,4V - 2V = 0,4V

VNL = VIL(mx) - VOL(mx) = 0,8V - 0,4V = 0,4V


Determinacin de los mrgenes de ruido de los niveles alto y bajo para la familia CMOS Vdd=5VVIH(mn) = 3,5V

VIL(mx) = 1,5V

VOH(mn) =4,4V

VOL(mx) =0,33V

VNH = VOH(mn) - VIH(mn) = 4,4V - 3,5V = 0,9V

VNL = VIL(mx) - VOL(mx) = 1,5V - 0,33V = 1,17V


Familia lgica TTLCircuito inversor TTL estndar


Circuito inversor con salida de colector abierto


Circuito con salida de tres estados


Vss

Circuito lgico de una compuerta inversora CMOS

70

Tecnologas de circuitos integrados digitales

Anlisis comparativo


74HC 4000B 74 74S 74LS 74AS 74ALS ECL

Disipacin de potencia (mw)


74 74L 74H 74S 74LS 74AS 74ALS

Parmetros de funcionamiento

Retardo de propagacin (ns) 9 33 6 3 9.5 1.7 4

Disipacin de potencia (mW) 10 1 23 20 2 8 1

Producto velocidad-potencia (pJ) 90 33 138 60 19 13.6 4.8

Mxima frecuencia del reloj (MHz) 35 3 50 125 45 200 70

Factor de carga de la salida (para la misma serie) 10 20 10 20 20 40 20

Parmetros de voltaje

VOH (mn) 2.4 2.4 2.4 2.7 2.7 2.5 2.5

VOL (mx) 0.4 0.4 0.4 0.5 0.5 0.5 0.4

VIH (mn) 2.0 2.0 2.0 2.0 2.0 2.0 2.0

VIL (mx) 0.8 0.7 0.8 0.8 0.8 0.8 0.8


Familia T( ns)pd Pd (mW) Margen de ruido

(mV)Frecuencia de Ck

(MHz)

74 9 10 400 35

74AS 1.7 8 300 200

74ALS 4 1.2 400 70

74S 3 20 300 125

74LS 9.5 2 300 45

ECL 1 40 250 600

Pgina 1Pgina 2Pgina 3Pgina 4Pgina 5Pgina 6Pgina 7Pgina 8Pgina 9Pgina 10Pgina 11Pgina 12Pgina 13Pgina 14Pgina 15Pgina 16Pgina 17Pgina 18Pgina 19Pgina 20Pgina 21Pgina 22Pgina 23Pgina 24Pgina 25Pgina 26Pgina 27Pgina 28Pgina 29Pgina 30Pgina 31Pgina 32Pgina 33Pgina 34Pgina 35Pgina 36Pgina 37Pgina 38Pgina 39Pgina 40Pgina 41Pgina 42Pgina 43Pgina 44Pgina 45Pgina 46Pgina 47Pgina 48Pgina 49Pgina 50Pgina 51Pgina 52Pgina 53Pgina 54Pgina 55Pgina 56Pgina 57Pgina 58Pgina 59Pgina 60Pgina 61Pgina 62Pgina 63Pgina 64Pgina 65Pgina 66Pgina 67Pgina 68Pgina 69Pgina 70Pgina 71Pgina 72Pgina 73

Tecnologia de Circuitos Integrados (1)

Documents

Transcript of Tecnologia de Circuitos Integrados (1)