Tecnologías de Memoria

Joiner Castro Quirós

Objetivos

Presentar las características más relevantes de las memorias RAM estáticas y dinámicas.

Hacer un estudio histórico de la evolución de la tecnología de las memorias DRAM.

Proporcionar una visión moderna y actual del funcionamiento de las memorias DRAM.

Dar una base para entender futuros avances en la tecnología de memorias.

Capacidad para elegir la memoria DRAM más adecuada para un computador

Memorias semiconductoras

• Memoria semiconductora: matriz de celdas que contienen 1 ó 0, donde cada celda se especifica por una dirección compuesta por su fila (ROW) y su columna (COLUMN). Utilización de transistores >> semiconductoras.

• Operaciones básicas: lectura y escritura de datos. Conexión al exterior mediante bus de datos, direcciones y control.

• Dos categorías principales:• - ROM (read-only memory): los datos se almacenan de

forma permanente o semipermanente en memorias no volátiles.

• - RAM (random-access memory): se tarda lo mismo en acceder a cualquier dirección de memoria (acceso en cualquier orden), capacidad de lectura y escritura, memorias volátiles. Dos tipos: SRAM y DRAM.

Memoria de acceso aleatorio

Es la memoria donde se almacenan los datos en tiempo real y que están en ejecución en un sistema de forma temporal y controlada, los datos viajan desde y hacia el procesador y periféricos.

3 Memorias de acceso aleatorio estático (SRAM)• Utilización de flip-flops para almacenar celdas. Rapidez de

acceso a los datos.• Tecnología con la que se implementan las memorias caché.• Dos tipos: asíncronas y síncronas de ráfaga. Diferencia:

utilización de la señal de reloj del sistema para sincronizar todas las entradas este reloj.

• Modo ráfaga en las SRAM síncronas: leer o escribir en varias posiciones de memoria (hasta 4) utilizando una única dirección. También presente en memorias DRAM.

3.1 Estructura externa de una SRAM asíncrona

3.2 Estructura interna de una SRAM asíncrona

3.3 Cronograma de lectura/escritura de una SRAM asíncrona

Tiempo de acceso: tiempo transcurrido desde que se hace la petición (dirección a la entrada del bus de direcciones) hasta que se accede al dato.

Tiempo de ciclo (ciclo de lectura/escritura): tiempo mínimo que debe transcurrir entre dos peticiones de lectura y escritura.

4 Memorias de acceso aleatorio dinámico (DRAM)• Celdas implementadas mediante un condensador en

vez de un latch/biestable = mayor densidad de almacenamiento a un menor costo. Se pasa de 6 transistores a 1 transistor.

• Transistor MOS (MOSFET).• El transistor actúa como interruptor.• Guarda la mínima carga eléctrica posible para luego

poder ser leída mediante un circuito de amplificación: cargado (1) o descargado (0).

• Acceso por fila (línea de palabra) y por columna (línea de bit)

• Memorias más lentas que las SRAM: se prima bajo costo y la mayor capacidad de almacenamiento.

• Requieren refresco periódico (Dynamic RAM): el condensador se descarga.

• Tiempo de ciclo > tiempo de acceso.• Multiplexación de direcciones: ahorro de pines en los

chips de memoria. Las SRAM al tener menor capacidad, no tenían ese problema.

• Asíncronas y síncronas: intercambio de señales entre la memoria y el procesador ó utilización de una señal de reloj

3.2. Memorias DRAM asíncronas

3.2.1 Memorias FMP RAM

Una operación de lectura/escritura consiste en una secuencia de accesos donde sólo el primero especifica la fila y la columna. El resto se realizan sobre la misma fila (página) especificando sólo la columna.

El primer acceso es el más lento. Se puede llegar a ahorrar hasta un 50% en el tiempo de acceso.Problema/desventaja: a la subida de CAS se quita el dato de salida

del bus de datos. Esto limitaba el tiempo que tenían los procesadores para leer el dato antes de ser quitado de la salida del bus de datos.

3.2.2 Memorias EDO RAM(Extended Data Out RAM)

Similares a las FPM. Mantiene el dato válido más tiempo: se guarda el dato en un buffer y no así no se elimina del bus a la subida de la señal CAS Extended Out. Así la CPU tiene más tiempo para leer dato.

Aumenta la frecuencia de funcionamiento hasta los 40mhz consiguiendo una mejora en el rendimiento de un 40% respecto FPM.

3.2.2. Memorias BEDO RAM (Burst EDO RAM)• Una vez que se haya proporcionado una dirección de

columna las siguientes direcciones se generan internamente mediante un

• Contador -> modo ráfaga (burst). Frecuencia 66mhz.-> Problema: memoria asíncrona (y lenta). La señal de CAS# se generaba a partir de CLK y luego se leía. Por qué no muestrear entonces directamente señal CAS# mediante señal CLK? -> Siguiente generación: DRAMs síncronas ó SDRAMs.

Otros aspectosrelacionados con las DRAMsOperación de rescritura periódica de la información de la DRAM.La realiza un circuito de refresco que puede ser independiente o estar dentro de la

memoria DRAM. Actualmente integrado dentro.El refresco puede interferir con los ciclos de acceso a la memoria.Con cada acceso a la DRAM, para lectura o escritura, se refresca una fila completa

de la matriz de bits.Se refrescan simultáneamente todos los chips (del SIMM ó DIMM). Supone una bajada en el rendimiento de la RDAM: a veces la DRAM no está

disponible. Diseñadores intentan que sea menos del 5% del tiempo total.

mejoras para aumentar elrendimiento:• 1 Varias palabras por cada acceso a una palabra

de la DRAM. Estas palabras (bloque) se pueden guardar en una memoria intermedia de tipo SRAM llamada memoria caché. Requiere añadir una lógica extra (multiplexor) entre ambas memorias.

• 2 Pipeline de direcciones: el procesador pide un segundo acceso sin tener el dato antes del primero. Se minimiza el tiempo de latencia del procesador. Relacionado con el concepto de ráfaga. Aparece ya en las memorias FPM.

El controlador de memoria

Los chips de DRAM no se conectan directamente

al bus.El controlador de memoria adapta las señales delprocesador a las de la memoria.Funciones:

– Traducción de la dirección que envía el procesador en filas y columnas.

– Activar señales de control: RAS#, CAS#, ...

– Sincronización con todos los chips de DRAM. Selección módulo DRAM (en DIMMs).

– Refresco. A veces esta función (o parte de ella) ya va incluida en los propios chips de DRAM.– Verificar paridad.

Módulos de MemoriaDRAMLos chips de memoria DRAM se agrupan en

circuitos impresos que constituyen módulos de

memoria y que son usados para ser directamente

(insertados) en los computadores.Estos módulos están estandarizados y han

evolucionado en paralelo a los diferentes tipos de

DRAMs.Se clasifican/nombran por su patillaje (nº

contactos), tecnología DRAM, fabricante,

3.3 Memorias DRAM síncronas Memorias SDRAM (Synchronous DRAM)

Los protocolos de comunicación entre la CPU y la DRAM producen una latencia alta

Se elimina la necesidad de propagar múltiples strobes y de señales para comunicar la entrada de datos.

Nuevas señalesMemoria BEDO ampliada que utiliza señal reloj para

sincronización,

entrelazado interno y dos registros por separado para datos de E/S.

3.3.1. Memorias SDRAM (Synchronous DRAM)

Utilización de mandatos (commands) en vez de señales.

Registros de modo programablesLa latencia CAS (número de ciclos entre

mandato READ y datos disponibles en DQs) suele ser 2 ó 3 ciclos.

3.3.2. Memorias DDR SDRAM(Double Data Rate SDRAM)

Evolución natural de las SDRAMSe añaden algunas nuevas señales y se

quitan otrasSubir los MHz físicos es más difícil (y caro) de

fabricar = razón de su éxito.Varias familias en función de su frecuencia

virtua.

3.3.3. Memorias RDRAM(Rambus DRAM)Alternativa sin éxito comercial de la memoria DDRBus de alta velocidad (entre 800 MHz y 1600 MHz)

pero ancho de bus pequeño (16 bits)Arquitectura dividida en dos grandes bloques: un

bloque compuesto por hasta 32 bancos de memoria y otro compuesto por un interfaz Rambus que

permite a un controlador externo acceder con una velocidad de hasta 3,2 Gb/s.Múltiples accesos concurrentes.También orientado a mandatos

ANEXO: nomenclatura DRAMs

Principales fabricantes de memorias

Bibliografía

• http://www.jedec.org (Organismo de estandarización semiconductores)

• http://www.micron.com (Memorias EDO/FPM, SDRAM, DDR)

• http://www.rambus.com (Memorias RDRAM)

BIBLIOGRAFÍA COMPLEMENTARIA

•Hans-Peter Messmer. “The Indespensable PC Hardware Book”.

Addison-Wesley, 2002.

•Thomas L. Floyd. “Fundamentos de sistemas digitales”. Prentice-Hall,

2000.

•J.L. Hennessy, D.A. Patterson. “Computer Architecture”. Morgan

Kaufmann Publishers, 2003.

Gracias

:)