Unidad 4 Principios Eléctricos

Índice

Introducción

Unidad 4 - Lenguajes HDL

4.1. Dispositivos lógicos programables

4.1.1. Tipos

4.1.2. Características

4.1.3. Fabricantes

4.1.4. Pasos para el diseño con PLD’s

4.2. Programación de circuitos combi nacionales con HDL

4.2.1. Por captura esquemática

4.2.2. Por tabla de verdad

4.2.3. Por ecuaciones booleanas

4.2.4. Por descripción de comportamiento

4.3. Programación de circuitos secuenciales conHDL

4.3.1. Por captura esquemática

4.3.2. Por tabla de verdad

4.3.3. Por ecuaciones booleanas

4.3.4. Por descripción de comportamiento

4.3.5. Por tabla de estado

4.3.6. Por diagrama de transición

Conclusión

Fuentes Consultadas

UNIDAD 4 - LENGUAJES HDL

4.1. DISPOSITIVOS LÓGICOS PROGRAMABLES

Un Dispositivo Lógico Programable (PLD) es cualquier dispositivo lógico cuya función está

especificada por el usuario, después de fabricado el dispositivo. Se usan para remplazar

lógica SSI y MSI, ahorrando así en costo y tiempo en el diseño. Entre ellos,encontramos:

Arrays Lógicos Programables

Un Array Lógico Programable (PLA), es un circuito PLD que puedeprogramarse para

ejecutar una función compleja. Normalmente se utilizan paraimplementar lógica

combinacional, pero algunos PLA pueden usarse paraimplementar diseños lógicos

secuenciales. El PLA es una solución con un solocircuito integrado a muchos problemas

lógicos, que pueden tener muchasentradas y muchas salidas.

Se trata de una solución AND-OR de dos niveles combinacional que puedeprogramarse

para realizar cualquier expansión lógica de suma de productos,sujeta a las limitaciones

del producto. Estas limitaciones son el número deentradas (n), el número de salidas (m) y

el número de términos productos (p). Se

puede describir como un “PLA n x m con p términos productos”. Por tanto suutilidad está

limitada a funciones que puedan expresarse en forma de suma deproductos usando p o

menos términos productos.

Un caso especial de PLA es el de uno de los PLD’s más populares, el PAL(Lógica de

ArrayProgramable). En este dispositivo solo es programable la partecorrespondiente a la

AND, mientras que la OR es fija.

Otros dispositivos lógicos programables de interés son:

· ROM, memoria de solo lectura

· PROM, memoria de solo lectura programable

· EPROM, memoria de solo lectura programable y borrable

· EEPROM, memoria de solo lectura programable y borrable electrónicamente

· RAM, memoria de acceso aleatorio

· SRAM, memoria de acceso aleatorio estática

· DRAM, memoria de acceso aleatorio dinámica

4.1.1. TIPOS

ASICS

Desde los finales de la década de 1970, losequipos electrónicos digitales utilizan Circuitos

Integrados (CI o

CHIPS) de función lógica fija, realizados en pequeña o mediana escala de integración

(SSI, MSI).

Para la implementación de aplicaciones muy complejas, que requieren de una gran

cantidad de circuitos de función fija, por lo que resulta más conveniente intégralos en un

solo dispositivo fabricado a la medida, los cuales son llamados: ASICS,

ApplicationSpecificIntegratedCircuits. (Circuitos Integrados de Aplicación Especifica o

circuitos a la medida).

Entre las ventajas que presenta el uso de los ASICs podemos mencionar que: Ahorran

espacio, reducen el

número de dispositivos, tienen menor costo, reducen el tiempo de ensamble, bajo

consumo de potencia, menor calentamiento, facilidad en la verificación (control de calidad)

y mejor confiabilidad.

Los ASIC se pueden clasificar por su tecnología defabricación en cuatro categorías:

Arreglos de Compuertas,Celdas Estándar, Full Custom y Lógica Programable

Clasificación de los ASICS

Las tecnologías de Arreglos de Compuertas, Celdas Estándar y Full Custom, están

encaminadas a la producción industrial de alto volumen y requieren de equipo

especializado para la fabricación del ASIC.

Por otro lado, con la Lógica Programable es posible diseñar e implementar funciones

desde un solo circuito con el uso de solamente una computadora, un programador y

software de Diseño Electrónico Asistido EDA (ElectronicDesignAssistant).

PLD

Un dispositivo de lógica programable (PLD) es un Circuito Integrado cuya estructura

lógica final es directamente configurada por el usuario, sinnecesidad de llevar a cabo

ningún proceso de fabricación.

PeggyAycinena de la revista electrónica IntegratedSystemDesign asegura que los

dispositivos lógicos programables son la ola del futuro porque presentan las siguientes

características: 10,000 compuertas en 1 in2, entradas y salidas configurables

reprogramables y programables remotamente para diferentes funciones.

Los PLDs facilitan el proceso de diseño y reducen el tiempo de desarrollo, cuando se

requieren prototipos o producción de baja escala, pues todo el proceso se puede

llevar a cabo con la ayuda de una computadora personal, programas de aplicación y el

programador los cuales actualmente están disponibles a bajo costo.

Los diferentes tipos de dispositivos de lógica programable que existen hoy en día pueden

clasificarse por su tecnología o su capacidad (Figura 2) tales como:

• Simplex Programmable Logic Device SPLDs.

• Complex Programmable Logic Device CPLDs.

• Field Programmable Gate Arraysevice FPGAs.

• Field Programmable Inter Connect FPICs.

De la clasificación anterior en este documento sólo nos enfocaremos, como ejemplos a

los Simplex ProgrammableLogicDeviceSPLDs.

Los SPLDs están constituidos por un arreglo de compuertas AND, seguido por otro

arreglo de compuertas

OR, con uno o ambos arreglos programables. Algunos incluyen FlipFlops.

Arreglo And Or de un SPLD.

A su vez los SPLDs se pueden clasificar según su estructura interna en:

• PAL ProgrammableArrayLogic, VANTIS.

• GAL Generic Array Logic, Lattice Semiconductor.

• PLA ProgrammableLogicArray.

• PLDProgrammableLogicDevice.

Clasificación de los SPLDs

De estos tipos de SPLDs, el GAL destaca por su bajo precio y versatilidad por lo que lo

describiremos en el siguiente punto.

GAL

GAL (GenericArrayLogic), en español Arreglo Lógico Genérico, son un tipo de circuito

integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñado con el

propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus

terminales.

El GAL básicamente está formado por una matriz AND reprogramable y una matriz OR fija

con configuración programable de salidas y/o entradas.

Estructura básica de un GAL

Como un ejemplo de las características ofrecidas por este tipo de dispositivos, a

continuación se enlistan lasespecificaciones más relevantes del circuito GAL16V8 de

marca Lattice Semiconductor.

• fmax = 250 Mhz

• 3.5 ns máximo tiempo de propagación.

• 2.5 ns máximo tiempo de propagación de la entrada de reloj al dato de salida.

• Celdas Reprogramables.

• Vcc = 5 Volts ± 5%

• Consumo de corriente 90 mA.

• Rapidez en el borrado < 100 ms.

• 20 años de retención de los datos.

• 8 Output LogicMacroCells (OLMC)

• Polaridad de salida Programable.

• Temperatura de operación de 0 a 75 ° C.

En el GAL16V8, las terminales tienen las siguientes funciones: La terminal 1 es la entrada

de CLK, lasterminales 2 a la 9 son ocho Entradas fijas, la terminal 10 de GND , la terminal

11 como una Entrada de control O/E (Output/Enable), de la 12 a la 19 ocho terminales

programables OLMC y terminal 20 de VCC.

Distribución de terminales del un GAL16V8

Las terminales de la 12 a19 correspondientes al OLMC (Output LogicMacrocell) pueden

programarse para trabajar como entradas y/o salidas, y en el caso de ser usadas como

salidas estas pueden ser combinacionales o registradas (FlipFlops), lo cual le da la

versatilidad de ser programado de diferentes formas y para diferentes requerimientos.

Configuración interna de la OLMC de un GAL16V8.

La programación de los PLDs en general se lleva a cabo por medio de programas de

aplicación especializados siendo las dos estrategias de programación mas utilizadas

la captura esquemática y la de lenguaje de descripción de hardware (HDL).

La gran ventaja de estas herramientas es el de hacer los diseños en la computadora,

donde los errores son fácilmente detectables y corregibles.

PLA y PAL

El siguiente diagrama presenta la estructura de un PLA (no real) de 2 entradas y 1 salidas

que nos servirá para describir su funcionamiento. Un producto comercial típico puede

tener hasta 20 entradas y 10 salidas. Se observa la solución AND-OR que puede

implementar cualquier expresión booleana en mintérminos. Solo la Parte AND puede ser

programada en este caso. Para programarla, hay que quemar los fusibles que deben

quedar abiertos. En la figura está tal y como lo proporciona el fabricante

Aquí se muestra el PLA anterior programado para realizar una función booleana

enmini-términos:

Para que los esquemas no queden demasiado grande se usa un sistema de

Notaciónabreviado, denominado diagrama de fusibles. Aquí cada puerta parece tener una

sola entrada aunque en realidad las nandtienen 4 y las or3.

En esta figurase muestra un circuito más complejo de PLA. Aquí se pueden programar

tanto la parte AND como la parte OR:

Este es el diagrama de fusibles de un dispositivo comercial: PAL10H8ANC,

para programarlo es preciso indicar cuáles son las “coordenadas” de los fusibles que hay

que quemar.

4.1.2. CARACTERÍSTICAS

Tipo | Características |

ASIC | *Son dispositivos definidos por el usuario.*Pueden contener funciones analógicas,

digitales y combinacionales. |

PROM | *Son memorias programables de solo lectura.*Son lógicos.*Son usadas para

codificar las combinaciones de entrada en funciones de salida. |

PAL | *Son dispositivos de matriz programables.*Son los dispositivos programables por

usuario mas empleados. |

GAL | *Las gal son dispositivos de matrices lógica genérica.*Son electrónicamente

borrables. |

PLA | *Son matrices lógicas programables.*Tienen mayor flexibilidad que otros

dispositivos. |

FPGA | *Son campos de matrices de puertas programables.*Contienen múltiples niveles

de lógica. |

4.1.3. FABRICANTES

Algunos fabricantes de PLD’s son:

Actel (www.actel.com): Es un fabricante de FPGAs y soluciones lógica programables.

Altera Corp. (www.altera.com): Es un fabricante líder de dispositivos lógicos

programables.

AtmelCorp. (www.atmel.com): Es un fabricante de semiconductores.

Chip Express (www.chipexress.com)

Cypress Sem. (www.cypress.com): Es una empresa dedicada al diseño de

semiconductor.

Lattice Sem. (www.latticesemi.com)

Quicklogic Corp. (www.quicklogic.com): Son proveedores de matrices de puertas

programables de campo, con dispositivossolo programables una vez.

Xilinx Inc. (www.xilinx.com): Proveedor de dispositivos de lógica programable.

4.1.4. PASOS PARA EL DISEÑO CON PLD’S

Etapas del diseño y realización de un sistema digital mediante PLDs.

Especificaciones

Lista de conexiones Verificación

Descripción del diseño

Simulación Funcional

Lista de conexiones

Compilacion y/o Sintesis

Simulacion Temporal.

Lista de conexiones

Implementación

Análisis de retardos.

Lista de conexiones

Prueba del circuito.

Programación del circuito.

4.2. PROGRAMACIÓN DE CIRCUITOS COMBI NACIONALES CON HDL

4.2.1. POR CAPTURA ESQUEMÁTICA

Por Captura Esquemática se entiende el proceso de descripción, mediante un dibujo, de

un circuito eléctrico, en el se que representan a los diferentes componentes del circuito y

solo se efectúan interconexiones entre ellos.

Existen varios programas con la aplicación de Captura Esquemática como el “Schematic”

del IspStarter de Lattice Semiconductor o “Fundation” de XILINX entre otros.

Esta técnica permite simular en la computadora el circuito virtualmente y verificar su

funcionamiento antes de su fabricación o implementación en un PLD, reduciendo así el

ciclo de diseño y el tiempo de obtención de un producto.

Programa de Captura Esquemática.

Los cuatro componentes básicos de la captura esquemática son: Símbolos, Conectores,

Etiquetas y Puertos de Entrada y/o Salida.

Utilizando el programa IspStarter de Lattice Semiconductor, el primer pasoen el proceso

de obtener el circuito es precisamente la captura esquemática en donde se genera un

archivo de extensión .SCH, posteriormente se pasa al proceso de enlace (link) en donde

se valida si los componentes son permitidos en el dispositivo seleccionado, además si el

dispositivo tiene la capacidad de integrar los elementos requeridos (FitDesign). También

es posible efectuar la simulación antes de obtener el circuito final con la intención de

asegurar que este cumpla con los requerimientos solicitados.

En el proceso de enlace se genera un archivo reporte con extensión .REP que nos indica,

entre otras cosas, laasignación de terminales (Pin Out) y el archivo JEDEC con el cual

efectuaremos la programación del circuito a través de un programador.

Diagrama del proceso de diseño digital por medio de captura esquemática.

La desventaja de la captura esquemática es que en eldiseño de circuitos grandes no es

posible comprenderlosdebido a que hay demasiados componentes einterconexiones en la

pantalla, para esos casos esrecomendable el uso de lenguajes de descripción

dehardware.

4.2.2. POR TABLA DE VERDAD

Para aclarar el proceso es necesario un ejemplo específico, la tabla de verdad especifica

un circuito combinacional con dos entradas y dos salidas. Las funciones de BOOLE

pueden expresarse en suma de términos mínimos.

|

|

El diseño de circuitos combinacionales parte la especificación del problema y culmina en

un diagrama lógico de circuitos o un conjunto de funciones booleanas a partir de las

cuales se puede obtener el diagrama lógico. El procedimientoimplica los pasos siguientes:

De la especificación del circuito, deduzca el número requerido de entradas y salidas;

asigne un símbolo a cada una.

Deduzca la tabla de verdad que define la relación requerida entre las entradas y las

salidas.

Obtenga las funciones booleanas simplificadas para cada salida en función de variables

de entrada.

Dibuje el diagrama lógico y verifique que el diseño sea correcto

| | | | | |

| | | | |

| | | | | |

| |

| | | | | |

| | | |

| | | | | |

| | | | |

| | | | | |

| | | |

| | | |

| | | | | |

| |

4.2.3. POR ECUACIONES BOOLEANAS

Si se requiere reducir la función que realiza el circuito. Este proceso parte del diagrama

lógico dado y culmina en un conjunto de funciones BOOLEANAS, una tabla de vedad o

una posible explicación del funcionamiento del circuito. Si el diagrama lógico analizar va

acompañado de un nombre de función o de una explicación de lo que se supone que

hace, el problema de análisis se reduce a una verificación de la función planeada. El

análisis se efectúa manual mente encontrando las funciones BOOLEANAS o la TABLA

DE VERDAD, o bien utilizando un programa de simulación de computadora.

El primer paso del análisis consiste en asegurarse del que el circuito dado sea

combinacional y no secuencial. El diagrama del circuito combinacional tiene compuertas

lógicas sin trayectoria de retroalimentación ni elementos de memoria. Una trayectoria de

retroalimentación es una conexión de salida de una compuerta a la entrada deuna

segunda compuerta que forma parte de la entrada a la primera compuerta.

El análisis del circuito combinacional dela figura ilustra, es un circuito que tiene tres

entradas binarias A,B y C y dos salidas binarias F1 y F2. Las salidas de diversas

compuertas que son función únicamente de variables de entrada son T1 y T2. La salida

F2 se deduce fácilmente de las variables de entrada. Las funciones BOOLEANAS de esta

salida son:

F2= AB+AC+BC

F1= A+B+C

T2= ABC

4.2.4. POR DESCRIPCIÓN DE COMPORTAMIENTO

Lenguaje de Descripción de Hardware de alta escala de integración (VHDL)

VHDL es el acrónimo que representa la combinación de VHSIC y HDL, donde VHSIC es

el acrónimode Very High SpeedIntegratedCircuit y HDL es a su vez el acrónimo de

Hardware DescriptionLanguage.

Es un lenguaje definido por el IEEE (Institute of Electrical and ElectronicsEngineers)

(ANSI/IEEE 1076-1993) usado por ingenieros para describir circuitos digitales. Otros

métodos para diseñar circuitos son la captura de esquemas (con herramientas CAD) y los

diagramas debloques, pero éstos no son prácticos en diseños complejos. Otros lenguajes

para el mismo propósito son Verilog y ABEL.

Aunque puede ser usado de forma general para describir cualquier circuito se usa

principalmentepara programar PLD (Programable LogicDevice - Dispositivo Lógico

Programable),FPGA (Field ProgrammableGateArray), ASIC y similares

Dentro del VHDL hay varias formas con las que podemos diseñar el mismo circuito y es

tarea deldiseñador elegir la más apropiada.

* Funcional: Describimos la forma en que se comporta elcircuito. Esta es la forma que

másse parece a los lenguajes de software ya que la descripción es secuencial.

Estas sentencias secuenciales se encuentran dentro de los llamados procesos

en VHDL. Los procesos son ejecutados en paralelo entre sí, y en paralelo con

asignaciones concurrentes de señales y con las instancias a otros componentes.

* Flujo de datos: describe asignaciones concurrentes (en paralelo) de señales.

* Estructural: se describe el circuito con instancias de componentes. Estas instancias

forman un diseño de jerarquía superior, al conectar los puertos de estas instancias con las

señales internas del circuito, o con puertos del circuito de jerarquía superior.

* Mixta: combinación de todas o algunas de las anteriores.

En VHDL también existen formas metódicas para el diseño de máquinas de estados,

filtros digitales, bancos de pruebas etc.

4.3. Programación de circuitos secuenciales con HDL

Los circuitos de conmutación secuenciales tienen la propiedad de que la salida no sólo

depende de la entrada actual, sino también de la secuencia de entradas anteriores.

Son las siglas de Programable Logic Designo dispositivos de lógica programable. Estos

circuitos integrados permiten generar dentro de las mismas funciones que no disponemos

en losC.I. Comerciales (decodificadores, comparadores, sumadores, etc).Los PLD´s

pueden reemplazar circuitos integrados de propósito especifico en el diseño de

circuitos digitales. Un solo PLD es funcionalmente equivalente a dispositivos que tienen

desde 5 hasta 10,000compuertas lógicas.

Estosdispositivos están basados en transistores bipolares transistores especiales que

cuando se hace circular una fuerte corriente dejan de conducir ,pero pueden volver a

conducir aplicando una diferencia de potencial en el circuito.

4.3.1. POR CAPTURA ESQUEMÁTICA

Los programas de captura esquemática son aplicaciones creadas para esbozar circuitos

electrónicos y exportar los esquemas como archivos netlist ; los cuales satisfacen la

sintaxis de algún núcleo de simulación en particular.

Dentro de este grupo de programas, que delegan al usuario la tarea de enlazar los

archivos netlist generados con el núcleo de simulación, se encuentran: XCircuit 11, y

gschem 12; pertenecientes a los grupos Open Circuit Design y

gEDA , respectivamente. La principal característica de ambos programas, es que pueden

generar dibujos decircuitos de gran calidad, debido a la tecnología utilizada en su

implementación: el lenguaje Postscript para la descripción de diagramas. Sin embargo,

se aprecia una ligera diferencia entre estas dos aplicaciones, locual podría ayudar a

discriminar entre una y otra. Por una parte, el autor de gschem reconoce

que XCircuit produce mejores salidas gráﬕcas; y por otra, gschem está más orientado

al diseño de circuitos que a dibujos de calidad en sí, lo cual se aprecia en su

funcionalidad. Lamentablemente, la desventaja de programas de este tipo, es el hecho de

tener que enlazar explícitamente el núcleo de simulación; lo cual incrementa la curva de

aprendizaje de usuarios provenientes de ambientes más amigables

4.3.2. POR TABLA DE VERDAD

La tabla de verdad es uninstrumento utilizado para la simplificación de circuitos digitales a

través de su ecuación booleana.

Las tablas de verdad pueden tener muchas columnas, pero todas las tablas funcionan de

igual forma.

Hay siempre una columna de salida (última columna a la derecha) que representa

el resultado de todas las posibles combinaciones de las entradas.

El número total de columnas en unatabla de verdad es la suma de las entradas que hay +

1 (la columna de la salida).

El número de filas de la tabla de verdad es la cantidad de combinaciones que se pueden

lograr con las entradas y es igual a 2n, donde n es el número de columnas de la tabla de

verdad (sin tomar en cuenta la columna de salida)

Ejemplo: en la siguiente tabla de verdad hay 3 columnas de entrada, entonces habrán:

23= 8 combinaciones (8 filas)

Un circuito con 3 interruptores de entrada (con estados binarios "0" o "1"), tendrá 8

posiblescombinaciones. Siendo el resultado (la columna salida) determinado por el estado

de los interruptores de entrada.

4.3.3. POR ECUACIONES BOOLEANAS

Los Números Reales lo conocemos muy bien, así como todas las operaciones definidas

en él. Estamos acostumbrados a trabajar con ellos desde pequeños, por eso este tipo de

Ecuaciones nos parecen intuitivas y sencillas, aunque no comprendamos lo que significan

las variables usadas. Hemos dicho que los circuitos digitales trabajan con números, y que

estos números se expresan en binario. Veremos más adelante cómo con un conjunto de

ecuaciones podemos describir lo que hace un circuito, que transforma los números de la

entrada y los saca por lasalida.

Sin embargo, puesto que estos números vienen expresados en binario, las variables y

números utilizados NO SON REALES.

Para describir un circuito digital utilizaremos ecuaciones, Para describir un circuito digital

utilizaremos ecuaciones matemáticas. Sin embargo, estas ecuaciones tienen variables y

números que NO SON REALES, por lo que NO podemos aplicar las mismas propiedades

y operaciones que conocemos. Hay que utilizar nuevas operaciones y nuevas

propiedades, definidas en el ALGEBRA DE BOOLE.

Por tanto, vamos a trabajar con unas ecuaciones a las que NO estamos acostumbrados.

Son muy sencillas, pero al principio pueden resultar poco intuitivas. En este capítulo

aprenderemos a trabajar con ellas.

Las operaciones del Álgrebra de Boole

En el Álgebra de Boole hay dos operaciones, denotadas con los símbolos + y ( - ) _ pero

que ¡¡no tienen nada que ver con las operaciones que todos conocemos de suma y

producto!!. ¡¡¡No hay que confundirlas!!!!. El + y el _ del Algebra de Boole se aplican a bits,

es decir, a números que sólo pueden ser el ’0’ ó el ’1’.

La operación +

Esta operación se define de la siguiente manera:

0 + 0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 1

Las tres primeras operaciones nos resultan obvias, son iguales que la suma que

conocemos, sin embargo la expresión 1 + 1 = 1 nos puede resultar chocante. ¿¿Pero no

me habían dicho toda la vida que 1+1=2??, nos podemos estar preguntando. Sí, pero hay

que recordar que aquí estamos utilizando otra operación que NO ES LA SUMA, la

denotamos con el mismo símbolo ’+’, ¡¡pero no es una suma normal!! ¡¡Hay que cambiarel

“chip”!!

¡¡Ahora estamos con Algebra de Boole!!

4.3.4. POR DESCRIPCIÓN DE COMPORTAMIENTO

Descripción VHDL de comportamiento.- Esta es quizás la etapa mas importante del

diseño, ya que en ella se toman decisiones claves para el resultado final.

El método se clarifica con un ejemplo, en el cual se ha buscado también la aplicación de

los criterios de jerarquía, modularidad y regularidad. Para ello se trata de que todos los

pasos de la secuencia sean iguales, cuando ello es posible. También se siguieron las

recomendaciones de no usar lógica auxiliar en las señales de reloj (todos los cambios del

sistema se producen sincronizados con la señal de reloj la cual es única para todos los

Flip Flops.)

Síntesis.- Ya en la descripción inicial se halla presente la división del circuito en una parte

de control y una parte de datos. Por lo tanto la síntesis consistirá en pasar de la

descripción de comportamiento a una descripción de estructura (y comportamiento) que

contemple los requisitos expuestos.

En esta etapa son importantes la elección del tipo de lógica a utilizar y la estrategia de

reloj, esto se podrá apreciar en el ejemplo que consiste en un circuito de control para un

convertidor A/D de aproximaciones sucesivas. Comportamiento.

En una especificación de este tipo decimos cual es la función que cumple el sistema.

4.3.5. POR TABLA DE ESTADO

Un circuito cuya salida depende no solo de la combinación de entrada, sino también de la

historia de las entradas anteriores se denomina Circuito Secuencial. La historia de las

entradas anteriores en un momentodado se encuentra resumida en el estado del circuito,

el cual se expresa en un conjunto de variables de estado.

El circuito secuencial debe ser capaz de mantener su estado durante algún tiempo, para

ello se hace necesario el uso de dispositivos de memoria. Los dispositivos de memoria

utilizados en circuitos secuenciales pueden ser tan sencillos como un simple retardador

(inclusive, se puede usar el retardo natural asociado a las compuertas lógicas) o tan

complejos como un circuito completo de memoria denominado multivibrador biestable o

Flip Flop.

Como puede verse entonces, en los circuitos secuenciales entra un factor que no se

había considerado en los combinacionales, dicho factor es el tiempo. De hecho, los

circuitos secuenciales se clasifican de acuerdo a la manera como manejan el tiempo en

circuitos secuenciales síncronos y circuitos secuenciales asíncronos.

En un circuito secuencial asíncrono, los cambios de estado ocurren al ritmo natural

marcado por los retardos asociados a las compuertas lógicas utilizadas en su

implementación, es decir, estos circuitos no usan elementos especiales de memoria, pues

se sirven de los retardos propios (tiempos de propagación) de las compuertas lógicas

usados en ellos. Esta manera de operar puede ocasionar algunos problemas de

funcionamiento, ya que estos retardos naturales no están bajo el control del diseñador y

además no son idénticos en cada compuerta lógica.

Los circuitos secuenciales síncronos, sólo permiten un cambio de estado en los intantes

marcados por una señal de sincronismo de tipo oscilatoriodenominada reloj. Con ésto se

pueden evitar los problemas que tienen los circuitos asíncronos originados por cambios

de estado no uniformes en todo el circuito.

4.3.6. POR DIAGRAMA DE TRANSICIÓN

Dibujar el diagrama de transición de estados y producción de salidas, las tablas de

transición y la expresión lógica de las funciones f y g para el circuito secuencial de la

figura. Obsérvese que ahora hay realimentación desde la salida y por consiguiente a la

entrada se calculan funciones de x(t) y Q(t) pero Q(t) procede de los valores de D en (t-

∆t). Si el biestable D se dispara a subidas dibujar la evolución temporal de la señal en Q

cuando en la entrada x(t) y en el reloj Ck, aparecen las siguientes señales:

Fuentes Consultadas

http://fcqi.tij.uabc.mx/usuarios/tcarrillo/files/circDig/unidad3/disSisDig.pdf

http://www.mailxmail.com/curso-sistemas-digitales/configuracion-logica-combinacional

http://www.todopic.com.ar/foros/index.php?topic=34107.0

http://gemini.udistrital.edu.co/comunidad/profesores/jruiz/jairocd/texto/cirdig/vhdl/man3.pdf

http://iindustrial.obolog.com/dispositivos-logicos-programables-parte-1-209085

http://aristotelesanato.blogspot.com/2008_01_01_archive.html

http://electronicaintegrada.blogspot.com/2008/02/cpld-verilog.html

http://es.wikipedia.org/wiki/Dispositivo_l%C3%B3gico_programable

http://html.rincondelvago.com/dispositivos-logicos-programables_2.html

http://torio.unileon.es/~dierar/ti/pdf/pld.PDF

http://www.latticesemi.com/lit/docs/datasheets/pal_gal/16lv8.pdf

http://electronicaintegradaunexpo.blogspot.mx/2008/02/gal-y-vhdl.html