3-7-2013

“Año de la Inversión para el Desarrollo Rural y la Seguridad Alimentaria”

UNIVERSIDAD NACIONALFEDERICO VILLARREAL

INTEGRANTE:

CAYOTOPA REGALADO, JULIO ANDERZON

OBJETIVO:

Caracterizar una compuerta de la familia lógica TTL

Caracterizar una compuerta de la familia lógica CMOS

MATERIALES:

1C.I. 7483

1C.I. 7486

1C.I. 7508

Resistencia de 10K

Resistencia de 220

1 tableta experimental

1 fuente de alimentación

1 multímetro

1.- Half Adder (sumador medio) con su tabla de verdad

2.- Circuito simulado en proteus.

3.- sumador de 3 bits FULL ADDER

4.- sumador paralelo binario de 4 bits utilizando full adder

5 Y 6.- Implementación de sumador paralelo convertido de codigo exc3 a AIKEN y su tablA de verdad

Implementacion de los circuitos de la practica 4 (sumadores) en protoboard.

ACTIVIDADES COMPLEMENTARIAS

1.- SUMADOR BCD DE 3 BITS

2.- IMPLEMENTACION DE SUMADORES PARA BITS MAYORES A 8 BITS