UNIVERSIDAD AUTÓNOMA DE

SAN LUÍS POTOSÍ

FACULTAD DE CIENCIAS

MAESTRÍA EN INGENIERÍA ELECTRÓNICA

Título: Modelado y Control Generalizado de un Convertidor Multinivel CHB-5 Trifásico

Alumno: Gabino Pérez González

Asesores: Dr. Andrés Alejandro Valdez Fernández

Dr. Daniel Ulises Campos Delgado

2do avance de tesis, Abril-2016

1. Objetivos.

1.1. Objetivo General.

Modelado y control para un convertidor multinivel trifásico con conexión en cascada de puentes-H (Cascade-H Bridge,CHB) de 5 niveles (CHB-5) trabajando como filtro activo paralelo.

1.2. Objetivos Específicos.

Estudiar el estado del arte del convertidor multinivel de cinco niveles (CHB-5) trifásico.

Implementar la modulación por ancho de pulso senoidal (Sine Pulse Width Modulation, SPWM) con corrimiento deportadoras en FPGA y realizar pruebas en el convertidor CHB-5 trifásico como inversor.

Diseñar un esquema de control para el convertidor multinivel CHB-5.

Realizar pruebas experimentales como filtro activo a bajo voltaje.

2. Introducción.

Hoy en día, los avances en la electrónica de potencia juegan un rol importante en la industrialización y la eficienciaenergética [1]. El constante incremento de industrias en los diferentes sectores productivos y el continuo crecimiento de lasciudades ha ocasionado un incremento en el número de cargas conectadas a la red eléctrica. Muchas de las cargas, tantodomésticas como industriales, presentan un comportamiento no lineal, ya que están compuestos por dispositivos de naturalezano lineal. Las cargas no lineales son dispositivos electrónicos que consumen corrientes no sinusoidales y su conexión a lared genera potencia reactiva y distorsión armónica [2]. La distorsión armónica se refiere a corrientes cuyas frecuencias sonmúltiplos de la frecuencia fundamental y la potencia reactiva aparece en la presencia de cargas capacitivas e inductivas y esenergía que se desaprovecha en los dispositivos electrónicos y es medido en Volt-Ampere Reactivos (VAR). Algunos de losproblemas relacionados a las cargas no lineales son: sobrecalentamiento de los transformadores y motores, distorsión del voltajee interferencia en los sistemas de comunicación [3]. La compensación de potencia reactiva y distorsión armónica es esencialen el sector industrial para mejorar el factor de potencia, además de ser una parte importante en un sistema de transmisiónde energía para minimizar pérdidas, maximizar la capacidad de transmisión, estabilizar sistemas de potencia y mantener losvoltajes de la red [4].

El filtro activo paralelo (Shunt Active Filter, SAF) surge como un método efectivo para compensar potencia reactiva yreducir la contaminación armónica inyectando una corriente en el punto de acoplamiento común (Point of Common Coupling,PCC) de igual magnitud pero en contrafase a la corriente a compensar [5]. Como resultado, las componentes armónicascontenidas en la corriente de carga son canceladas por el filtro activo y la corriente de la fuente permanece sinusoidal y enfase con el voltaje de la red eléctrica. De esta manera, la red de distribución de energía ve a la carga no lineal y al filtro activocomo una carga resistiva [2]. Los SAF pueden ser optimizados para el filtrado armónico, corrección del factor de potencia,balanceo de cargas y regulación de voltaje [6], [7]. Una mejora de un SAF se puede obtener si la fuente inversora de voltaje(Voltage Source Inverter, VSI) está basada en convertidores multinivel [5].

El filtro activo implementado en este trabajo de tesis, está basado en un CHB-5 trifásico tal como se muestra en la Figura1. Este convertidor consta de tres CHB-5 monofásicos con un punto común (0), los cuales son conectados a una fase delPCC por medio de un inductor para eliminar el efecto de la conmutación. Cada convertidor multinivel CHB-5 monofásico

3 IMPLEMENTACIÓN DE LA MODULACIÓN SPWM EN FPGA.

está compuesto por la conexión en cascada de dos puentes-H. Un puente-H está constituido por la conexión en paralelo dedos ramas, donde cada rama está compuesta por dos IGBTs conectados en serie. Para la implementación digital, se utilizaráun DSP modelo ACE1103 en el cual se programará inicialmente toda la parte digital, es decir, tanto el controlador como lamodulación, con el propósito de validar el controlador estudiado. Una vez que se tenga funcionando el sistema utilizando soloel DSP, se le agregará el FPGA, de manera que, en el DSP se programarán los tres diferentes lazos de control (Seguimientode corriente, balance y regulación de voltaje) y en el FPGA la modulación SPWM. Para la etapa de potencia, se considera unsistema de voltajes trifásicos con su respectiva impedancia de línea, una carga no lineal compuesta por tres medios puentesde diodos con una resistencia y el filtro activo conectado en paralelo con la carga no lineal, como se muestra en la Figura 1.

+ C RS11

S11

S12

S12

_ _

+ C R

vG2

vG1

vG3

n

0

L L L

LG LG LG

rG rG rG

iS3

iS2

iS1

i1i2i3 vC11

vC12

S13 S14

S13 S14

_ _

VSI

vS1

vS2

vS3

PCC

e11

e12+_

+_

R0

i01

i02

i03

Carga no lineal

Interfaz de Control

Buffers

DAC

ADC

Controlador

Dig

ital I/

0 dSpace

PC

S 11 S 34……..

Etapa Digital

ADC

SPWM

FPGA

0

Figura 1: Diagrama esquemático del filtro activo.

3. Implementación de la Modulación SPWM en FPGA.

Para fines de desarrollar la descripción de la arquitectura de la modulación SPWM en el FPGA, como una primeraetapa, las señales portadoras y moduladoras fueron generadas y comparadas por el FPGA para obtener las secuencias deconmutación, sin embargo, para propósitos del trabajo de tesis, las señales moduladoras serán los ciclos de trabajo de unalgoritmo de control programado en un DSP, los cuales se hacen llegar al FPGA por medio de convertidores Analógico-Digital(Analog-to-Digital Converter, ADC). Se procedió de esta forma, con la intención de que la etapa de modulación esté lista paraque al momento de añadir la etapa del FPGA al sistema, se sustituyan las señales moduladoras generadas por el FPGA porlas señales provenientes del DSP con posibles cambios menores para su procesamiento.

La implementación de la modulación SPWM en un FPGA implica operaciones con números decimales, los cuales puedenestar representados en punto fijo o punto flotante. Para este trabajo, se consideró la representación en punto fijo, utilizandoun tamaño de palabra de 16 bits, donde 1 bit es para el signo, 1 bit para la parte entera y los restantes 14 bits para la partedecimal.

>

Señal

moduladora

0°

Señal

portadora

0°

>

>

>

Triangular

90°

S11

S12

S13

S14

>

Señal

moduladora

120°

>

>

>

S21

S22

S23

S24

>

Señal

moduladora

240°

>

>

>

S31

S32

S33

S34

+1

Señal

portadora

90°

max

max

max max

maxmax

+1 +1

Figura 2: Esquema de la implementación de la modulación SPWM.

Para la implementación de la modulación SPWM con corrimiento de portadoras para el CHB-5 se propone el esquema

2

3.1 Generación de la Señal Moduladora. 3 IMPLEMENTACIÓN DE LA MODULACIÓN SPWM EN FPGA.

mostrado en la Figura 2 donde se tienen dos descripciones principales: la descripción del bloque que genera la señal moduladoray el bloque que genera la señal portadora. Para la señal portadora se utilizó una frecuencia base de 600 Hz, que es utilizadapara generar frecuencias de conmutación altas. Con el propósito de realizar la comparación, a las señales moduladoras se lesagrega un offset de 1 ya que son señales entre ±1 mientras que las señales portadoras se encuentran entre 0 y 2. Este esquemapuede ser fácilmente modificado para la generación de las secuencias de conmutación para más de dos puentes-H por fase,replicando el bloque de la señal portadora e inicializándolo con el valor de inicio correspondiente al desfase deseado.

3.1. Generación de la Señal Moduladora.

La señal moduladora se generó por medio de aproximación polinomial, la cual consiste en utilizar un polinomio de gradon, que nos permita reconstruir la onda senoidal. En este caso se utilizó un polinomio de cuarto grado, para generar la señalsenoidal de 0 a π/2. Para obtener los coeficientes del polinomio de cuarto orden se utilizó la instrucción POLYFIT deMatlab con el que se obtuvieron los siguientes valores: b1=0.0372, b2=-0.2337, b3=0.0544, b4=0.9827 y b5= 0.013. Con esto,el polinomio queda de la siguiente manera

f(x) = 0.0372x4 − 0.2337x3 + 0.0544x2 + 0.9827x+ 0.013 (1)

donde x sería el valor para la función Sin(x). La implementación digital de la Ecuación 1 se hizo por medio de pipelinecomo se muestra en la Figura 3, el cual representa el bloque de la señal moduladora. Notar que entre cada etapa de sumao multiplicación, se encuentra un registro (Reg) que mantiene el dato hasta el siguiente ciclo de reloj, por lo que el primerresultado se obtiene después de ocho ciclos de reloj. Posteriormente, los datos se obtienen de manera continua. El valor queentra al bloque es generado por un acumulador en el que se va calculando x, en un rango de 0 a π/2 y al alcanzar el valormáximo, se decrementa de π/2 a 0. Con esto se generan solo los semiciclos positivos de la onda senoidal, por lo que en cadacruce por cero, se hace un cambio de signo para obtener el semiciclo negativo y así generar la señal completa entre ±1 a unafrecuencia de 60 Hz. Para generar los desfasamientos de 120o y 240o, se utilizan otros dos bloques más pero con los valoresiniciales para 120o y 240o.

x

1b

2b

3b

4b

5b

y

Reg 1 Reg 2 Reg 3 Reg 4 Reg 5 Reg 6 Reg 7 Reg 8

Figura 3: Implementación del polinomio por medio de pipeline.

3.2. Generación de la Señal Portadora.

La señal triangular sin desfasamiento, se generó implementando un acumulador que se inicializa en cero y se incrementade acuerdo a un tamaño de paso hasta llegar a un valor máximo (max) y después se decrementa hasta llegar a cero. Esteprocedimiento se repite indefinidamente. Con esto se genera la frecuencia base de 600 Hz. Para generar la señal triangularcon un desfasamiento de 90o, el contador se inicializa con el valor de la señal a los 90o. Por último, para la generación de lasseñales portadora desfasada 180o y 270o, se toma el valor máximo (aproximadamente 1.99, esto es debido a la representaciónen punto fijo utilizada) y se le resta la señal sin desfasamiento y la desfasada 90o.

3.3. Resultados Experimentales.

Después de simular la descripción realizada en VHDL, se procedió a realizar la síntesis de la misma en el FPGA CycloneII DE2-70. Se utilizó un número de 5 bits para multiplicar la frecuencia base de 600 Hz hasta por un máximo de 31 y obtenerun rango de frecuencias para las señales portadoras de 600 Hz hasta 18.6 kHz. En la Figura 4 se muestran las secuenciasde conmutación S11 y S12 obtenidas del FPGA a una frecuencia de 600 Hz para las portadoras. Estas señales se utilizaronpara probar un solo puente-H (CHB-3) a un voltaje de 30 V . El voltaje de salida se muestra debajo de las secuencias deconmutación.

3

3.3 Resultados Experimentales. 3 IMPLEMENTACIÓN DE LA MODULACIÓN SPWM EN FPGA.

Figura 4: Resultados obtenidos con el FPGA. (De arriba hacia abajo) Secuencias de conmutación S11, S12 y voltaje de salidadel CHB con tres niveles.

Posteriormente se aumentó la frecuencia de las señales portadoras y se probó una sola fase del CHB-5 trifásico, paracomprobar el funcionamiento del multiplicador de frecuencia de la señal portadora. En la Figura 5 se muestran los voltajesde salida del CHB-5 con una frecuencia de 6 kHz (Izquierda) y 12 kHz (Derecha) para la señal portadora. En ambos casosse aplicó un voltaje de 30 V para cada puente-H. También se muestra el espectro en frecuencia de los voltajes de salida delCHB-5, donde se observa que para 6 kHz, la frecuencia real de salida es de 24 kHz y para 12 kHz, la frecuencia real de salidaes de 48 kHz. La frecuencia real de salida freal está dada por la siguiente expresión

freal = 2Nfcarrier (2)

donde N es el número de puentes-H y fcarrier es la frecuencia de las señales portadoras.

Figura 5: Voltajes de salida del CHB-5 con una frecuencia de 6 kHz (Izquierda) y 12 kHz (Derecha) para la señal portadoracon sus respectivos espectros en frecuencia.

Para el caso trifásico, se replicaron las arquitecturas ya diseñadas, pero se utilizó un valor de inicio diferente para cadabloque generador de la señal moduladora con el fin de generar los diferentes ángulos de desfasamiento.

4

4 DISEÑO DEL CONTROLADOR.

4. Diseño del Controlador.

En el reporte de avance anterior, se describió de manera detallada los pasos para la obtención del modelo matemático dela Figura 1, el cual está representado por las siguientes expresiones

(LG + L)d

dtiSαβ = vGαβ − rGiSαβ − eαβ + L

d

dti0αβ (3)

Cx1 = e>αβM1(iSαβ − i0αβ)−

2x1

R(4)

Cx2 = e>αβM2(iSαβ − i0αβ)−

2x2

R(5)

Cx3 = e>αβM3(iSαβ − i0αβ)−

2x3

R(6)

Cy1 = δ1(iS1 − i01)−2y1R

(7)

Cy2 = δ2(iS2 − i02)−2y2R

(8)

Cy3 = δ3(iS3 − i03)−2y3R

(9)

en el que se han usado las siguientes definiciones

ei1 = ui1vCi1 , ei2 = ui2vCi2

zi1 =v2Ci1

2, zi2 =

v2Ci2

2ei = ei1 + ei2

δi = ei1 − ei2

zi = zi1 + zi2

yi = zi1 − zi2

x1

x2

x3

3 =

1 1 12 −1 −1

0 −√3

√3

z1z2z3

(10)

M1 =

[

1 00 1

]

, M2 =

[

1 00 −1

]

, M3 =

[

0 11 0

]

donde i = (1, 2, 3), iSαβ = TiS123, vGαβ = TvG123, eαβ = Te123 y T es la transformada de Clarke definida como

T =

√

2

3

[

1 − 1

2− 1

2

0√3

2−

√3

2

]

(11)

De acuerdo al modelo obtenido se definen los objetivos de control como sigue:(i)Seguimiento de corriente: Consiste en forzar a la corriente de línea iSαβ a seguir una referencia, la cual, en estado estable,es proporcional al voltaje de línea, esto es,

iSαβ → i∗Sαβ

donde la corriente de referencia i∗Sαβ es construida de acuerdo al siguiente modelo

i∗Sαβ = g1M1vGαβ + g2M2vGαβ + g3M3vGαβ

donde g1 representa la conductancia observada por la fuente y g2 y g3 son dos entradas extra, que serán definidas más adelante,necesarias para los objetivos de regulación y balance.(ii) Regulación: La suma de los cuadrados de los voltajes en los capacitores deben ser regulados a un nivel constante, esto es,

x1 → 3V 2

d , x2 → 0 , x3 → 0

de acuerdo a la definición (10).(iii) Balance: Consiste en llevar a cero la diferencia de los voltajes de los capacitores de cada fase, esto es,

y1 → 0 , y2 → 0 , y3 → 0

Para el diseño del control se hacen las siguientes consideraciones:

5

4.1 Lazo de Seguimiento de Corriente. 4 DISEÑO DEL CONTROLADOR.

A1. Se asume que los parámetros L, C y R son constantes desconocidas, los cuales pueden estar cambiando en pasos ovariando de forma lenta, con el fin de hacer al controlador robusto ante incertidumbre en estos valores.

A2. Se asume que el voltaje de línea vGαβ y la corriente de carga i0αβ son señales periódicas desbalanceadas que contienenarmónicos impares de la frecuencia fundamental denotado por ω0. Esto es, pueden ser representados como la suma decomponentes armónicos de secuencias positivas y negativas como sigue

vGαβ =∑

`∈H

(

eJ `ω0tVpG,` + e−J `ω0tV

nG,`

)

(12)

i0αβ =∑

`∈H

(

eJ `ω0tIp0,` + e−J `ω0tI

n0,`

)

(13)

donde eJ `ω0t es una matriz de rotación de la forma

eJ `ω0t =[

cos(`ω0t) − sin(`ω0t)sin(`ω0t) cos(`ω0t)

]

, J =

[

0 −11 0

]

Los vectores VpG,` y V

nG,` ∈ <2 son los coeficientes del l-ésimo armónico para las secuencias positiva y negativa del

voltaje de línea, mientras Ip0,` y I

n0,` ∈ <2 son los coeficientes del l-ésimo armónico de la corriente de carga y se define

el conjunto de armónicos de interés como H = 1, 5, 7, .... Se asume que los coeficientes de los armónicos del voltaje delínea son constantes desconocidas o son señales que varían lentamente.

A3. [Desacoplamiento] Se asume que la dinámica de corriente responde mucho más rápido que las dinámicas de voltaje enlos capacitores. De acuerdo a esto y basado en el principio de separación de escalas, el control se puede dividir en unlazo rápido de corriente y dos lazos lentos de voltaje.

De acuerdo a los objetivos de control, el diseño del controlador puede ser dividido en tres lazos: lazo de seguimiento decorriente, lazos de regulación y balance de voltaje, los cuales son descritos a continuación.

4.1. Lazo de Seguimiento de Corriente.

Para el objetivo de seguimiento de corriente, la entrada de control eαβ es construida basada en la metodología de control

pasivo de acuerdo a [8]. Evaluando el subsistema (3) en términos de los incrementos iSαβ = iSαβ − i∗Sαβ se tiene

(LG + L)d

dtiSαβ = −rGiSαβ − eαβ + vGαβ − LG

d

dti∗Sαβ − rGi

∗Sαβ + φ (14)

donde φ = L ddt

(

i0αβ − i∗Sαβ

)

. Basado en la estructura (14), se propone el siguiente controlador

eαβ = k1iSαβ + vSαβ + φ

con

φ =∑

l∈Hdiag

2γls

s2 + l2ω2,

2γls

s2 + l2ω2

iSαβ (15)

donde k1, γl, ∀l ∈ H, son parámetros de diseño positivos y s es la variable compleja de Laplace. El controlador propuesto,cancela vGαβ , agrega un término de amortiguamiento de la forma k1 iSαβ e incluye un banco de filtros resonantes sintonizados alos armónicos 6n±1 para la compensación armónica. Notar que al agregar el término de pre-alimentación vSαβ al controlador,los términos asociados con la impedancia de línea son eliminados.

4.2. Lazo de Regulación de Voltaje

Como se mencionó anteriormente, los lazos de voltaje presentan una respuesta más lenta que el lazo de corriente, por loque se asume que el objetivo de seguimiento de corriente ha sido alcanzado, esto es, iSαβ = i

∗Sαβ. Al sustituir esto en las

ecuaciones (4)-(6) y después de realizar algunas manipulaciones matemáticas se obtienen las siguientes expresiones

Cx1 = g1v2

Gαβ − 2x1

R+ ϕ1 (16)

Cx2 = g2v2

Gαβ − 2x2

R+ ϕ2 (17)

Cx3 = g3v2

Gαβ − 2x3

R+ ϕ3 (18)

6

4.3 Lazo de Balance de Voltaje 4 DISEÑO DEL CONTROLADOR.

donde ϕ1, ϕ2 y ϕ3 son señales consideradas como perturbaciones, las cuales contienen principalmente armónicos de alto orden.Las matrices simétricas M1, M2 y M3 poseen las siguientes propiedades

M2

1 = M2

2 = M2

3 = I2

M2M3 = (M3M2)>

ξ>αβM2M3ξαβ = O2 , ∀ξαβξ>αβM2ξαβ = ξ2α − ξ2β

ξ>αβM3ξαβ = 2ξαξβ

donde I2 es la matriz identidad y O2 es la matriz nula, ambos de dimensiones 2× 2 y ξαβ puede ser voltajes o corrientes.El objetivo de regulación es resuelto diseñando g1, g2 y g3 los cuales son requeridos para construir i

∗Sαβ . El lazo de control

está formado por un esquema Proporcional-Integral (PI) sobre las correspondientes señales de error x1 = x1−x∗1, x2 = x2−x∗

2

y x3 = x3 − x∗3

como sigue

g1v2

Gαβ = −kp1x1 − ki1

∫ t

0

x1dt

g2v2

Gαβ = −kp2x2 − ki2

∫ t

0

x2dt

g3v2

Gαβ = −kp3x3 − ki3

∫ t

0

x3dt

donde x∗1, x∗

2y x∗

3son los valores de referencia y kp1, ki1, kp2, ki2, kp3 y ki3 son las ganancias proporcional e integral.

4.3. Lazo de Balance de Voltaje

Como en el lazo de regulación, se asume que iSαβ = i∗Sαβ , o equivalentemente iS123 = i

∗S123. Más aún, se asume que el lazo

de regulación se sintoniza de manera que g1, g2 y g3 llegan al equilibrio mucho más rápido que el lazo de balance. Ademas,como g1 g2, g3, la aportación de ambos puede ser omitido del sistema (7)-(9). Entonces, después de varios despejes, lasexpresiones (7)-(9) pueden ser reescritas como

Cy1 = δ1(g1vG1 − i01)−2y1R

(19)

Cy2 = δ2(g1vG2 − i02)−2y2R

(20)

Cy3 = δ3(g1vG3 − i03)−2y3R

(21)

Para el objetivo de balance, las entradas de control δ1, δ2 y δ3 son diseñados a forzar la diferencia del cuadrado de losvoltajes en los capacitores hacia cero, por lo que se propone construir el lazo de control como sigue

δ1 = ρ1vG1 , δ2 = ρ2vG2 , δ3 = ρ3vG3

donde las variables auxiliares ρ1, ρ2 y ρ3 están conformados por esquemas PI actuando sobre las señales de error y1, y2 y y3como sigue

ρ1 = −βp1y1 − βi1

∫ t

0

y1dt

ρ2 = −βp2y1 − βi2

∫ t

0

y2dt

ρ3 = −βp3y3 − βi3

∫ t

0

y3dt

donde βp1, βp2, βp3, βi1, βi2 y βi3 son las ganancias de los bloques proporcional e integral. En la Figura 6 se muestra elesquema de control completo.

7

5 IMPLEMENTACIÓN EXPERIMENTAL.

Regulación

SeguimientoTransformaciones Transformaciones

Balance

1x

2x

* 21 3 dx v=

11

ip

kk

s+

1 0

0 1

*2 0x =

3x

*3 0x =

22

ip

kk

s+

33

ip

kk

s+

1 0

0 1

−

0 1

1 0

1y

2y

3y

1ρ

2ρ

3ρ

1Gv

2Gv

3Gv

1e

2e

3e

1δ

2δ

3δ

11

ip s

ββ +

22

ip s

ββ +

33

ip s

ββ +

1 1

1 1

−

1 1

1 1

−

1 1

1 1

−

11Cv

12Cv

21Cv

22Cv

31Cv

32Cv

÷

÷

÷

÷

÷

÷

1

21

2

1

21

2

1

21

2

11u

12u

21u

22u

31u

32u

1 1

1 1

−

1 1

1 1

−

1 1

1 1

−

1 1 1

2 1 1

0 3 3

− − −

1x

2x3x

1z

2z

3z

123vG 123αβγ

vGαβ

123iS 123αβγ

iSαβ

iSαβ

*iSαβ

vGαβ

eαβ iSαβ~ 2

11

2Cv

212

2Cv

221

2Cv

222

2Cv

231

2Cv

232

2Cv

1y

2y

3y

1z

2z

3z

123e123

αβγeαβ

*123iS123

αβγ*iαβ

2,

1

G RMSv

1k

12 2

0

2 s

s

γω+

32 2

0

2

9

s

s

γω+

Fundamental

3er Armónico

Figura 6: Diagrama de bloques del esquema de control.

5. Implementación Experimental.

El controlador fue probado experimentalmente en el prototipo del CHB-5 trifásico descrito anteriormente en la Figura 1donde se considera un voltaje de 43 VRMS por fase con una frecuencia fundamental de f0=60 Hz (ω0=377 rad/s). La carga nolineal comprende tres medios puentes de diodos DD22S1000 con una resistencia de 90 Ω. Los parámetros del filtro activo son:L = 2.4 mH, C = 2200µF, R = 40 kΩ. En el protótipo, se utilizó una frecuencia de muestreo fs = 28 kHz y una frecuenciade conmutación de fsw = 4 kHz. La referencia de voltaje para los capacitores se fijó a Vd = 45 V. La Figura 7 muestra lastres corrientes de línea iS1, iS2 y iS3 y el espectro en frecuencia de la corriente iS1. Notar que las corrientes se componen dearmónicos impares de la frecuencia fundamental de la forma 6n± 1.

1st 11th

5th7th

13th 17th 19th

Figura 7: (De arriba hacia abajo) corrientes de línea iS1, iS2 y iS3 y espectro en frecuencia de iS1.

En la Figura 8 se muestra (izquierda) la respuesta transitoria de los voltajes en los capacitores vC11, vC21 y vC31 (verFigura 1) durante la activación del controlador con condiciones iniciales iguales. En estado estacionario, los voltajes convergenal valor de Vd = 45 V después de un tiempo. Asi mismo se muestra (derecha) la señal de error x1 y las variables de estadosx2 y x3. A partir de estas gráficas se observa que las tres señales tienden a cero en estado estacionario.

8

6 CONCLUSIONES.

vC11

vC21

vC31

x1~

x2

x3

Figura 8: Respuesta transitoria (Izquierda) de los voltajes en los capacitores vC11, vC21 y vC31 durante la activación delcontrolador. (Derecha) señal de error x1 y variables de estados x2 y x3.

La Figura 9 muestra (de arriba hacia abajo) el voltaje de línea vG1, la corriente compensada de línea iS1, la corriente decarga i01 y la corriente inyectada i1. Notar que la corriente compensada iS1 se encuentra en fase con el voltaje de línea vG1.

vG1

iS1

i01

i1

Figura 9: (De arriba hacia abajo) voltaje de línea vG1, corriente de línea iS1, corriente de carga i01 y corriente inyectada i1.

Cabe mencionar que hasta la realización de este reporte, en las pruebas del controlador, solo se considera la aportaciónde la ganancia k1 en el lazo de seguimiento sin considerar el banco de filtros resonantes, es por eso que la corriente iS1 nopresenta una forma senoidal bien definida, como se observa en la Figura 9.

6. Conclusiones.

Hasta el momento se continua trabajando en la correcta sintonización de los parámetros de los diferentes lazos de control.

En las pruebas experimentales se espera tener mejores resultados al cambiar el valor de la bobina para el filtrado de lafrecuencia de conmutación de L = 2.4 mH a L = 3 mH.

Además se están haciendo pruebas experimentales implementando toda la parte del controlador en el DSP, esto con elfín de asegurar que la parte del control funcione adecuadamente, antes de añadir más etapas al sistema.

Una vez que se tengan las pruebas experimentales a bajo voltaje (43 VRMS), se harán pruebas a mediano voltaje (110VRMS).

9

REFERENCIAS

7. Cronograma.

Actividades

Junio_2015

Julio_2015

Agosto_2015

Se

ptiem

bre_2015

Octubre

_2015

Novie

mbre

_2015

Dicie

mbre

_2015

Ene

ro_2016

Fe

brero_2016

Ma

rzo_2016

Abril_2016

Ma

yo_2016

Junio_2016

Julio_2016

Agosto_2016

Revision bibliografica

Estudio del concepro general de convertidores multinivel y convertidor CHB.

Estudio de esquemas de modulacion para el convertidor CHB.

Estudio del controlador propuesto en el articulo a analizar.

Implementacion de modulacion en FPGA.

Pruebas de modulacion en CHB-5 trifasico.

Proponer un procedimiento de diseño de los parametros del controlador propuesto.

Cursar materias pendientes.

Diseño del esquema de control para el convertidor CHB-5 en lazo cerrado.

Pruebas experimentales preliminares del sistema en lazo cerrado en bajo voltaje.

Pruebas experimentales del sistema en lazo cerrado en medio votaje (125V).

Obtencion del modelo y del control generalizado para el convertidor CHB-N.

Escritura de documento de tesis.

Presentacion de examen previo y final de grado.

Referencias

[1] M. Debbou, T. Achour J. Gillet and M. Pietrzak-David, “From Simulation to real-time control for DFIM drive", inProc.IEEE International Workshop of Electronics, Control, Measurement, Signals and their application to MechatronicsECMSM 2013, June 24-26, 2013, pp. 1-6.

[2] M. H. Rashid, Power Electronics Handbook, ACADEMIC PRESS, 2001.

[3] H. Akagi, E. H. watanabe and M. Aredes, Instantaneous Power Theory and Applications to Power Conditioning, IEEEPRESS, 2007.

[4] F.Z. Peng and J.S. Lai, “Dynamic Performance and Control of a Static Var Generator Using Cascade Multilevel Invert-ers,"IEEE Trans. on Ind. Appl., Vol. 33, No. 3 pp. 748-755, May. 1997.

[5] M. Odavic, V. Biagini, M. Sumner, P. Zanchetta, and M. Degano, “Multi-sampled Carrier-Based PWM for MultilevelActive Shunt Power Filters for Aerospace Applications,ïn Proc. IEEE Ener. Conv. Congress and Exp. ECCE 2011, Sept.17-22, 2011.

[6] J. Liu, P. Zanchetta, M. Degano and E. Lavopa, “Control Design and Implementation for High Performance Shunt ActiveFilters in Aircraft Power Grids," IEEE Trans. on Ind. Electr., Vol. 59, No. 9, pp. 3604-3603, Septiembre 2012.

[7] A. Dell’Aquila, M. Liserre, V.G. Monopoli and P. Rotondo, “Overview of PI-Based Solutions for the Control of DC Busesof a Single-Phase H-Bridge Multilevel Active Rectifier,"IEEE Trans. on Ind. Appl., Vol. 44, No. 3 pp. 857-866, May 2008.

[8] G. Escobar, A.A. Valdez, M.F. Martínez-Montejano and V.M. Rodríguez-Zermeño, “A model-based controller for thecascade multilevel converter used as a shunt active filter,ïn Proc. Ind. App. Soc. IAS07, Sept. 22-28, 2007, pp. 1837-1843.

10