MIRTA VARGAS DE ARGENTINA MEDIA 9 CALZADA Cat B 2° grupo 1ª Actividad
ADICIONAL2
-
Upload
jesusrodriguez -
Category
Documents
-
view
213 -
download
0
description
Transcript of ADICIONAL2
![Page 1: ADICIONAL2](https://reader036.fdocuments.es/reader036/viewer/2022082820/55cf8e43550346703b904278/html5/thumbnails/1.jpg)
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Electrónica Digital
Proyecto Adicional 2
Presentado por:Missael Baldemar Medina Castro
Matrícula: 1558286
Plan: 401
Día: LMV Hora: M4
Correo electrónico: [email protected]
Catedrático:M.C. JUAN ANGEL GARZA GARZA
Fecha de elaboración:10 DE ABRIL DEL 2015
Fecha de entrega: 15 de abril del 2015
![Page 2: ADICIONAL2](https://reader036.fdocuments.es/reader036/viewer/2022082820/55cf8e43550346703b904278/html5/thumbnails/2.jpg)
I.-Redacción del problemaDiseñar e implementar en un prototipo un sistema electrónico digital combinacional que funcione como un selector de datos (Multiplexor) de 4 a 1 líneas, los datos deberán de ser de dos bits A (A1,A0), B (B1,B0), C (C1,C0) y D (D1,D0) a una salida Y (Y1,Y0) como se muestra en la figura 1.En la implementación se utilizará un Dispositivo Lógico Programable (PLD), programado por medio del Lenguaje de Descripción de Hardware ABEL-HDL, aprovechando los comandos When, Then (descripción del problema)
Figura 1: Diagrama de entradas y salidas
II.- Diagrama de Bloques (entradas y Salidas)
Figura 2: Diagrama de entradas y salidas
![Page 3: ADICIONAL2](https://reader036.fdocuments.es/reader036/viewer/2022082820/55cf8e43550346703b904278/html5/thumbnails/3.jpg)
III.- Tabla de verdad
Figura 3: Tabla de verdad que nos dice el comportamiento de las salidas en el multiplexor
IV.- Código Abel _ HDL
Figura 4: CODIGO EN ABEL
![Page 4: ADICIONAL2](https://reader036.fdocuments.es/reader036/viewer/2022082820/55cf8e43550346703b904278/html5/thumbnails/4.jpg)
V.- Simulación y comparación con la tabla de Verdad
Figura 5: Simulación y comparación con la tabla de verdad se puede observar que se cumplen las condiciones de la tabla de verdad para predecir su funcionamiento
![Page 5: ADICIONAL2](https://reader036.fdocuments.es/reader036/viewer/2022082820/55cf8e43550346703b904278/html5/thumbnails/5.jpg)
VI.- Ecuaciones mínimas del archivo reporte.Equations:
Y1 = (S1 & !S0 & C1# !S1 & S0 & B1# A1 & !S1 & !S0# S1 & S0 & D1);
Y0 = (S1 & !S0 & C0# !S1 & S0 & B0# !S1 & !S0 & A0# S1 & S0 & D0);
Reverse-Polarity Equations:
!Y1 = (S1 & !S0 & !C1# !S1 & S0 & !B1# !A1 & !S1 & !S0# S1 & S0 & !D1);
!Y0 = (S1 & !S0 & !C0# !S1 & S0 & !B0# !S1 & !S0 & !A0# S1 & S0 & !D0);
![Page 6: ADICIONAL2](https://reader036.fdocuments.es/reader036/viewer/2022082820/55cf8e43550346703b904278/html5/thumbnails/6.jpg)
Distribución de las terminales
VII.- Foto del circuito y comprobación de su funcionamiento
VIII.-Conclusiones y recomendaciones
![Page 7: ADICIONAL2](https://reader036.fdocuments.es/reader036/viewer/2022082820/55cf8e43550346703b904278/html5/thumbnails/7.jpg)
Fue un proyecto muy interesante y útil porque es una manera sencilla de reducir el número de casos que se tienen al aumentar las entradas en un sistema combinacional a una manera muy práctica que puede predecir el comportamiento de dichas salidas en base a las variables S que se tienen. Yo estoy seguro que todo esto será de mucha ayuda en el proyecto final puesto que nos hace reducir mucho código a uno más compacto y sencillo que será más fácil de analizar en caso de errores.Mi recomendación sería que éste proyecto formativo lo pusieran como parte de un sistema o algo que haga una acción determinada además de las salidas que y su comportamiento en base a las entradas.Además también recomendaría que en éste proyecto adicional nos enseñaran las aplicaciones que podría tener en teoría así como posibles fallos que pueden pasar.