ElectrÓnica Digital Análisis y síntesis

ELECTRELECTRÓÓNICA DIGITALNICA DIGITAL

AnAnáálisis y Slisis y Sííntesisntesis

INGENIERINGENIERÍÍA ELECTROMECA ELECTROMECÁÁNICANICA

Curso de ElectrCurso de Electróónica II nica II –– Enero de 2010Enero de 2010

INTRODUCCIINTRODUCCIÓÓN A LA N A LA LLÓÓGICA COMBINACIONALGICA COMBINACIONAL

Un sistema combinacional es aquel cuyas salidas en un instante dado vienen dadas por la combinación de sus entradas en ese mismo instante. En consecuencia un circuito combinacional no puede tener bucles cerrados o realimentaciones (porque si hay bucles, la entrada se realimenta o cambia durante el circuito).Representación:

SISTEMAS COMBINACIONALESSISTEMAS COMBINACIONALES

DefiniciDefinicióón:n:

SISTEMAS COMBINACIONALESSISTEMAS COMBINACIONALES

Sistemas de numeración. Códigos numéricos.Lógica de conmutadores.Modelos lógicos.Tablas de verdad.Formas canónicas.Sistemas modulares (MSI y LSI)Análisis y síntesis de los sistemas combinacionales.Diseño con multiplexores y codificadores.

Para el estudio de los sistemas combinacionales, se van a tener en cuenta los siguientes tópicos:

TTóópicos de estudio:picos de estudio:

Cualquier sistema consta fundamentalmente de una serie de elementos que lo conforman, una serie de reglas que permite establecer operaciones y relaciones entre tales elementos. Por ello, puede decirse que un sistema de numeraciun sistema de numeracióón es el conjunto de n es el conjunto de elementos (selementos (síímbolos o nmbolos o núúmeros), operaciones y relaciones que por meros), operaciones y relaciones que por intermedio de reglas propias permite establecer el papel de taleintermedio de reglas propias permite establecer el papel de tales s relaciones y operaciones.relaciones y operaciones.

Existen un sinnúmero de sistemas numéricos, los más comunes son:

•• Sistema Decimal.Sistema Decimal.•• Sistema Binario.Sistema Binario.•• Sistema Octal.Sistema Octal.•• Sistema Hexadecimal.Sistema Hexadecimal.

¿¿QUQUÉÉ ES UN SISTEMA DE NUMERACIES UN SISTEMA DE NUMERACIÓÓN?N?

SISTEMAS DE NUMERACISISTEMAS DE NUMERACIÓÓNN

Sistema decimalSistema decimal

SISTEMAS BSISTEMAS BÁÁSICOSSICOS

Es el más utilizado, cuenta con diez elementos: 0, 1, 2, 3, 4, 5, 6, 7, 8 y 9.0, 1, 2, 3, 4, 5, 6, 7, 8 y 9. Las operaciones que en el se pueden dar son las aritméticas (suma, resta, multiplicación, división, potenciación, etc.) y lógicas (Unión -

disyunción, Intersección -

conjunción, negación, Diferencia, Complemento, etc.). Las relaciones entre los números del sistema decimal son mayor que, menor que, igual y a nivel lógico son pertenencia y contenencia.

Un número del sistema decimal tiene la siguiente representación:

kk

11

00

2n2n

1n1n

nn10 10a10a10a10a10a10a)N( −

−−

−−

−−

− ⋅⋅⋅⋅+⋅+⋅+⋅⋅⋅+⋅+⋅+⋅=

Siendo:

NN Número decimal.

aa

ii Número relativo que ocupa la i-esima posición

nn Número de dígitos que ocupa la parte entera menos uno

kk Número de dígitos de la parte fraccionaria.

Sistema binarioSistema binario


DefiniciDefinicióón:n: El sistema de numeración Binario es el conjunto de elementos formado por el 00

y el 11, con operaciones aritméticas (suma, resta, suma, resta, multiplicacimultiplicacióónn) y lógicas (OR, AND y NOTOR, AND y NOT) y además sus propias relaciones que por intermedio de reglas propias permite establecer el papel

de tales relaciones y operaciones entre sus dos elementos.

Suma:Suma: Se realiza exactamente igual que en el sistema de numeración decimal teniendo en cuenta que si se excede la base se lleva en la siguiente cifra una unidad de orden superior. Veamos el siguiente ejemplo:

Ejemplo:Ejemplo: Realizar la suma aritmética de los siguientes números binarios:

011001101011001111101110

CarryCarry

ResultadoResultado



Resta:Resta: Se realiza exactamente igual que en el sistema de numeración decimal teniendo en cuenta que si se excede la base se lleva en la siguiente cifra una unidad de orden superior. Veamos algunos ejemplos:

Ejemplos:Ejemplos: Resolver la resta entre los siguientes números binarios:

(111101)2

- (110010)2

(001011)2

Restar los siguientes números binarios fraccionarios:(1011,111)2

-(0010,010)2

(1001,101)2



La MultiplicaciLa Multiplicacióón y la divisin y la divisióón: n: Se realizan de forma idéntica que en el sistema decimal, por ejemplo la multiplicación se realiza multiplicando cada uno de los bits del multiplicando por el bit menos significativo

del multiplicador, luego por el siguiente y así

sucesivamente, teniendo en cuenta que el cada resultado se va corriendo una posición hacia la izquierda para finalmente realizar la suma entre ellos.

Existen algoritmos para desarrollar las operaciones de multiplicación y división que serán vistos más adelante.

Ejemplos:Ejemplos: Resolver la multiplicación entre los siguientes números binarios:

101x 011

101101

00001111



El complemento a uno y a dos: El complemento a uno y a dos: Para desarrollar apropiadamente la operación de resta se hace uso de la operación de complemento a uno o de complemento a dos. En el primer caso se denomina complemento a la base menos uno y en el segundo complemento a la base.

Complemento a uno:Complemento a uno: Sencillamente se hace el complemento dígito a dígito.

Ejemplos:

1. (110111)(110111) 22 el complemento a uno será



111010111010



Complemento a dos:Complemento a dos: Se realiza el complemento a uno del número y se le suma uno al bit menos significativo.

Este complemento solo se emplea en los números negativos. Para los números positivos el complemento a dos es el mismo número.

Ejemplos:

Obtener el complemento a dos del siguiente número (110111)(110111) 22

El complemento a uno será

001000001000, ahora 001000 + 1 = 01001001000 + 1 = 01001

Luego el complemento a dos del número dado es: 001001001001

LLÓÓGICA COMBINACIONALGICA COMBINACIONAL

Un sistema binario se caracteriza por tener dos valores posiblesdos valores posibles que, en términos de voltaje, se corresponden a

dos valores de dos valores de tensitensióónn, los que se representan numéricamente con 11 para VV cccc y 00 para GNDGND.Generalmente, la llóógica positivagica positiva hace corresponder un valor de tensión alto al 11 y un valor de tensión bajo al 00 (y viceversa para la llóógica negativagica negativa):

Sistema binario en electrSistema binario en electróónica digitalnica digital

0 0 VVLL (voltaje bajo)(voltaje bajo)

1 1 VVHH (voltaje alto)(voltaje alto)LLóógica Positivagica Positiva

La correspondencia entre los primeros 16 números

decimalesdecimales y

binariosbinarios se muestra en la siguiente tabla:

Número decima l Número binario0 00001 00012 00103 00114 01005 01016 01107 01118 10009 1001

10 101011 101112 110013 110114 111015 1111

Mientras más dígitos tiene un sistema, más compacta es su notación. Así, los dígitos binarios tienden a ser más largos (en un factor

loglog 22 10=2,322210=2,3222) que su correspondiente notación decimal.


NNúúmeros binariosmeros binarios

Las principales razones por las cuales utilizar sistemas de

representación binaria son:

Por quPor quéé

usar la representaciusar la representacióón binarian binaria

•

Los sistemas de procesamiento de información se construyen en base a

conmutadoresconmutadores;

•

Los procesos de

toma de decisitoma de decisióónn, en un sistema digital, son binarios; y

•

Las señales binarias son

mmáás confiabless confiables que las que tienen más niveles de cuantificación.


NNúúmeros binariosmeros binarios

Supóngase un

sistema de sistema de iluminaciiluminacióónn basado en dos interruptores o conmutadores (como el que existe en la parte inferior y superior de una escalera):


ConmutadoresConmutadores

S1 = 1 (conmutador 1 en posición 1)

S1 = 0 (conmutador 1 en posición 0) A = 0 (Lámpara apagada)

S2 = 1 (conmutador 2 en posición 1) A = 1 (Lámpara encendida)

S2 = 0 (conmutador 2 en posición 0)

Condiciones o premisas Acciones o Conclusiones

Gran parte de los procesos de decisión tienen carácter binario

⎪⎭

⎪⎬⎫

⎪⎩

⎪⎨⎧

= .Respuestas etcINCORRECTOCORRECTO

FALSOVERDADERO

NOSI

Un sistema puede caracterizarse

linglingüíüísticamentesticamente como:

Si (S1=1S1=1 y S2=0S2=0) o (S1=0S1=0 y S2=1S2=1), entonces

B=1B=1; caso contrario,

B=0B=0.

ConfiabilidadConfiabilidad

Las señales binarias son

mucho mmucho máás confiabless confiables para ser transmitidas entre dos puntos distantes. Al usar sólo dos niveles de voltaje para representar un dígito, el sistema es más inmune a la presencia de ruidos.


Toma de decisionesToma de decisiones

Una descripcidescripcióón abstractan abstracta de un sistema digital, expresado con enunciados lógicos formales, se denomina “DISEDISEÑÑO LO LÓÓGICOGICO”.

Los símbolos más comunes son:

Usando estos símbolos, el circuito de encendido de la lámpara puede representarse como:

( ) ( )[ ] ( ) ( )[ ] ( )

( ) ( )[ ] ( ) ( )[ ] ( )00011

10110

2121

2121

=⇒=∧=∨=∧=

=⇒=∧=∨=∧=

BSSSSó

BSSSS


DefiniciDefinicióón de modelos ln de modelos lóógicosgicos

Usando este tipo de representación, podría definirse la operación de un

sumador binariosumador binario como:

o, en forma simbólica (para el caso de la “sumasuma”), por:

( ) ( )[ ] ( ) ( )[ ] ( )

( ) ( )[ ] ( ) ( )[ ] ( )00011

10110

=⇒=∧=∨=∧=

=⇒=∧=∨=∧=

Sumayxyxó

Sumayxyx



En caso de sistemas multivariables

(varias entradas y salidas),

xx será

un vector de entradas y habrá

una función asociada a cada salida. Estas funciones también suelen denominarse

“funciones funciones booleanasbooleanas”,

ya que responden al

“áálgebra de Boolelgebra de Boole”.

Un comportamiento de un sistema combinacional puede expresarse formalmente como

z=z=f(xf(x)), donde zz representa la salida del sistema y xx la entrada (para un sistema de una entrada y una salida).



Para el caso del circuito de la lámpara:

),( 21 SSfB =

⎪⎪⎩

⎪⎪⎨

⎧

====

1)1,1(1)0,1(1)1,0(0)0,0(

ffff

S1 S2 B0 0 00 1 11 0 11 1 0

TABLA DE VERDAD

Puede apreciarse que

el el comportamiento de un comportamiento de un circuito combinacionalcircuito combinacional puede representarse también a través de una tablatabla conocida como “tabla de verdadtabla de verdad”.



Tabla Comparativa de los sistemas de numeraciTabla Comparativa de los sistemas de numeracióónn

Binario Decimal Hexadec Binario Decimal Hexadec

0000 0 0 1000 8 8

0001 1 1 1001 9 9

0010 2 2 1010 10 A

0011 3 3 1011 11 B

0100 4 4 1100 12 C

0101 5 5 1101 13 D

0110 6 6 1110 14 E

0111 7 7 1111 15 F

DEFINICIONES BDEFINICIONES BÁÁSICASSICAS

TTéérminos canrminos canóónicos: nicos: Se llama término canónico de una función lógica a

todo producto o suma en el cual aparecen todas las variables de que

depende esa función. A los términos productos se les llama productos

canónicos y a los términos sumas, se les llama sumas canónicas.

Formas canFormas canóónicas:nicas: Cuando una función se expresa como suma de

productos canónicos o como producto de sumas canónicas, se dice que dicha

función se encuentra expresada en su forma canónica.

Formas equivalentes:Formas equivalentes: Dos expresiones booleanas, F1F1

y F2F2, son

equivalentes, es decir F1 = F2F1 = F2, sí

y sólo sí

describen la misma función de

conmutación. Se comprobará

que formas booleanas diferentes pero

equivalentes, conducirán a circuitos de conmutación distintos aunque

realicen la misma función.

Tabla de verdad:Tabla de verdad: La tabla de verdad de una función lógica es una forma de representación de la misma, en la que se indica el valor 0 ó

1 que toma la función para cada una de las combinaciones de valores de las variables

de dicha función

Ejemplo: a b c F

0 0 0 0 0 1 0 0 1 1 2 0 1 0 1 3 0 1 1 0 4 1 0 0 1 5 1 0 1 1 6 1 1 0 1 7 1 1 1 1

En la columna de la izquierda se han ido numerando las combinaciones posibles de valores que siempre es igual a 22 elevado al número de variables (n)(n), es decir 22nn, en nuestro caso 2233 = 8= 8.

DEFINICIONES BDEFINICIONES BÁÁSICASSICAS

De la tabla de verdad de una función lógica, es fácil deducir las formas canónicas de dicha función.

Así

pues, si se quiere que la función FF del ejemplo esté

expresada como suma de productos canónicos debe asegurarse que para cada una de las combinaciones de la tabla de verdad en que la función valga 11 se obliga a que el término canónico valga también 11. Por ejemplo para la combinación a=0, b=0a=0, b=0 y c=1c=1 de la tabla de verdad se ve que la función vale 11 así

pues el término canónico será

aa‘·‘· bb‘·‘· cc , se debe entender que a'a' significa que la variable a está negada.

Obsérvese que el término aa‘·‘· bb‘·‘· cc vale 11 para la combinación 0 0 10 0 1 y sólo para esa combinación, cualquier otra combinación haría que el producto canónico aa‘·‘· bb‘·‘· cc sea 00.

DEDUCCIDEDUCCIÓÓN DE LA FORMA N DE LA FORMA CANCANÓÓNICANICA

Construyendo la función con todos sus términos se llega a la conclusión que para:

La combinación 010 el término será:

aa‘·‘· b b ·· c'c'La combinación 100 el término será:

a a ·· bb‘·‘· cc‘‘La combinación 101 el término será:

a a ·· bb‘·‘· ccLa combinación 110 el término será:

a a ·· b b ·· cc‘‘La combinación 111 el término será:

a a ·· b b ·· cc

Con lo que la función F correspondiente a la tabla de verdad anterior será:

FF = a= a‘·‘· bb‘·‘· c + ac + a‘·‘· b b ·· c' + a c' + a ·· bb‘·‘· c'+ a c'+ a ·· bb‘·‘· c + a c + a ·· b b ·· c' + a c' + a ·· b b ·· cc

Obsérvese que existen seis términos que se corresponden con los seis 11 de la función.

Otra forma de expresarla es F = F = ΣΣ ( 1, 2, 4, 5, 6, 7 )( 1, 2, 4, 5, 6, 7 ) ΣΣ

significa suma, FF sumatorio de términos canónicos en que la función vale 11 y los números entre paréntesis, las posiciones en la tabla de dichos unos ‘‘11’’.

SUMA DE PRODUCTOSSUMA DE PRODUCTOS

También se puede recurrir a realizar la función como producto de sumas canónicas, en este caso se tienen en cuenta los ‘‘00’’ de la función; así

para la combinación 000000 y 011011 del ejemplo, la función vale 00. Por tanto el término correspondiente a la combinación 000000 será

(a + b + c)(a + b + c), obsérvese que este término sólo vale 00 para la combinación 000000, para cualquier otra vale 11. Del mismo modo para la combinación 011011 el término será

(a + b' + c'),(a + b' + c'), obsérvese también que este término sólo vale 00 para la combinación 011011, cualquier otra combinación hará

que dicho término valga 11.

La función expresada como producto de sumas canónicas quedará:

F = ( a + b + c ) F = ( a + b + c ) ·· ( a + b' + c' )( a + b' + c' )

Obsérvese que existen dos términos que corresponden con los dos 00 de la función.

Otra forma de expresarla es F = F = ΠΠ ( 0, 3 )( 0, 3 ) ΠΠ

significa producto FF Producto de términos canónicos en que la función vale 00 y los números entre paréntesis, las posiciones en la tabla de dichos unos ‘‘00’’.

PRODUCTO DE SUMASPRODUCTO DE SUMAS

INTRODUCCIINTRODUCCIÓÓN AL N AL ALGEBRA DE BOOLE Y LOS ALGEBRA DE BOOLE Y LOS

MAPAS DE KARNAUGHMAPAS DE KARNAUGH

18541854

George BooleGeorge Boole

“An invesigation of the laws of thought on which to found the mathematical theories of logic and probabiblities”

Operaciones del algebra de Boole:

Leyes Booleanas

-

Ley conmutativa-

Ley asociativa-

Ley distributiva

Funciones Lógicas

Algebra de BOOLEAlgebra de BOOLE

Un conjunto BB dotado con dos operaciones algebraicas más (+)(+) y por ((··)) representa un álgebra de Boole, sí

y sólo sí

se verifican los siguientes postulados:

1.

Las operaciones + y · son conmutativas.

2.

Existen en BB dos elementos distintos representados por los símbolos 0 y 1, respectivamente, tal que :

a

+ 0 = 0 + a = a

Para todo elemento aa

que pertenece a B B a

·

1 = 1 ·

a = a

Para todo elemento aa

que pertenece a BB

El símbolo 00 es el elemento identidad para la operación (+)(+) y el símbolo 11 es el elemento identidad para la operación ((··) ) .


DefiniciDefinicióón:n:

3.

Cada operación es distributiva para la otra, esto es:

a + (b · c) = (a + b) · (a + c) a · (b + c) = (a · b) + (a · c)

4.

Para cada elemento de BB, por ejemplo el elemento aa, existe un elemento a'a'

también perteneciente a BB tal que: a + a' = 1 a · a' = 0

Ejemplos: Sea el conjunto B = { 0,1 }B = { 0,1 }, y las dos operaciones ++

y ·· definidas

0 + 0 = 0 0 · 0 = 00 + 1 = 1 0 · 1 = 01 + 0 = 1 1 · 0 = 01 + 1 = 1 1 · 1 = 1



Interruptor AbiertoInterruptor Abiertoequivale a nuestro 00 lógico

Interruptor CerradoInterruptor Cerradoequivale a nuestro 11 lógico

La combinaciLa combinacióónnes equivalente a

Es decir dos interruptores abiertos puestos en serie equivalen a

un solo interruptor abierto.

Es equivalente a decir en el Algebra de Boole que: 0 . 0 = 00 . 0 = 0

RepresentaciRepresentacióón con interruptores.n con interruptores.

La combinaciLa combinacióónnEs equivalente a:

Es decir que un interruptor abierto en serie con un interruptor cerrado, equivale a un interruptor abierto.

Es equivalente a decir en el Algebra de Boole que: 0 . 1 = 00 . 1 = 0

igualmente, por la ley conmutativa se puede decir que: 1 . 0 = 01 . 0 = 0

La combinaciLa combinacióónnEs equivalente a:

Es decir que un interruptor abierto en serie con un interruptor cerrado, equivale a un interruptor abierto.

Es equivalente a decir en el Algebra de Boole que:

1 . 1 = 11 . 1 = 1



La combinaciLa combinacióónn

Es equivalente a:

Es decir dos interruptores abiertos puestos en paralelo, equivalen a un solo interruptor abierto.

Es equivalente a decir en el Algebra de Boole que: 0 + 0 = 00 + 0 = 0

La combinaciLa combinacióónn

Es equivalente a:

Es decir un interruptor abiertos en paralelo con un interruptor cerrado, equivale a un solo interruptor cerrado.

Es equivalente a decir en el Algebra de Boole que: 0 + 1 = 10 + 1 = 1





Como ejemplo se analizará

el siguiente circuito:

La función de conmutación que activa la lámpara será:

LLáámpara = (A mpara = (A ++ B) B) ·· C == (A C == (A OROR B) B) ANDAND CC

Las operaciones básicas del algebra de Boole son:

◦

Negación o complemento◦

Adición◦

Producto

A B X = (A ·

B)0 0 00 1 01 0 01 1 1

A X = A0 11 0


A B X = (A + B)0 0 00 1 01 0 01 1 1

Operaciones bOperaciones báásicas.sicas.

Leyes del Leyes del áálgebra de BOOLE.lgebra de BOOLE.

◦

Ley conmutativa

1. X + Y = Y + X2. X · Y = Y · X

◦

Ley asociativa

1. X + ( Y + Z ) = ( X + Y ) + Z = X + Y + Z

2. X · ( Y · Z ) = ( X · Y ) · Z + (X · Y · X )

◦

Ley distributiva

1. X · ( Y + Z ) = ( X · Y ) + ( X · Z )2. ( W + X ) · ( Y + Z ) = W · Y + X · Y + W · Z + X · Z


Postulados del algebra de BoolePostulados del algebra de Boole

Se utilizan para simplificar las expresiones booleanas

1.

X ·

0 = 02.

X ·

1 = X3.

X ·

X = X4.

X ·

X' = 05.

X + 0 = X6.

X + 1 = 17.

X + X = X8.

X + X’

= 19.

X’’

= X10.

X + (X ·

Y) = X11.

X + (X’

·

Y) = X + Y12.

(X + Y) ·

(X + Z) = X + (Y ·

Z)


Teoremas de MorganTeoremas de Morgan

Los teoremas de Morgan sirven para transformar sumas lógicas en productos lógicos o viceversa y pueden llegar a tener una gran importancia dado que todas las operaciones lógicas se pueden llegar a resolver con un mismo tipo de puerta.

Verifican matemáticamente la equivalencia de las compuertas:

NANDNAND

y negativa-ORNORNOR

y negativa-AND

1.

(X + Y)’

= X’

·

Y’2.

(X ·

Y)’

= X’

+ Y’


Funciones LFunciones Lóógicasgicas

◦

Es un conjunto de variables relacionadas entre sí

de acuerdo a las tres operaciones (ANDAND, OROR, NOTNOT), se representa como:

F = f (A, B, C, ...)F = f (A, B, C, ...)


SimplificaciSimplificacióón de circuitos ln de circuitos lóógicosgicos

◦

Expresión Lógica puede estar en forma de:

Suma de productos (SOP)A·B·C

+ A·B·C

Producto de sumas (POS)(A+C) ·

(B+C+D)


1.

Obtener la expresión lógica por medio de SOP o POS.

2.

Simplificar por medio de los postulados de Boole y el teorema de Morgan o por mapa de Karnaugh.

Mapas de KarnaughMapas de Karnaugh

Es un método gráfico usado para la simplificación de funciones de conmutación.

Propuesto por Maurice KarnaughMaurice Karnaugh en 1953.

Los mapas de KarnaughKarnaugh se componen de un cuadrado por cada minitérmino posible de una función lógica.

◦

2 variables, 4 cuadrados◦

3 variables, 8 cuadrados◦

4 variables, 16 cuadrados

Mapa de Karnaugh para dos Mapa de Karnaugh para dos variablesvariables

A’B’ AB’

A’B AB

0 2

1 3

0 1

0

1

AB

m0 m2

m1 m3

A

B

Aquí

se tienen tres vistas de una mapa de dos variables, las casillas sombreadas, por ejemplo, corresponden al minitérmino

22 donde A=1A=1 y B=0B=0

Representando funciones en Representando funciones en un Mapa de Karnaugh (1)un Mapa de Karnaugh (1)

Cuando se quiere llevar una función a un mapa, se coloca un 11 en el casillero correspondiente al minitérmino que resultó como 11 en la función.

Los otros casilleros se dejan en blanco o en cero 00.

Si existen condiciones irrelevantes, es necesario poner una XX en los minitérminos correspondientes.

RealizaciRealizacióón.n.

Representando funciones en un Representando funciones en un Mapa de Karnaugh (2)Mapa de Karnaugh (2)

1

1

0 1

0

1

ab

1 X

1

0 1

0

1

AB

F(a,bF(a,b) = ) = ΣΣm(0,3)m(0,3) F(A,BF(A,B) = ) = ΣΣm(0,3) + m(0,3) + ΣΣd(2)d(2)

Mapa de Karnaugh para 3 Mapa de Karnaugh para 3 variablesvariables

A’B’C’ A’BC’ ABC’ AB’C’

A’B’C A’BC ABC AB’C

00 01 11 10

0

1

ABC

0 2 6 4

1 3 7 5

00 01 11 10

0

1

ABC

La idea con la codificación es poder usar el postulado: AA··BB + + AA··BB’’ = A= A

Mapa de Karnaugh para 4 Mapa de Karnaugh para 4 variablesvariables

A’B’C’D’ A’BC’D’ ABC’D’ AB’C’D’

A’B’C’D A’BC’D ABC’D AB’C’D

A’B’CD A’BCD ABCD AB’CD

A’B’CD’ A’BCD’ ABCD’ AB’CD’

00 01 11 10

00

01

11

10

ABCD

0 4 12 8

1 5 13 9

3 7 15 11

2 6 14 10

00 01 11 10

00

01

11

10

ABCD

Ejemplo de adyacencia para un Ejemplo de adyacencia para un mapa de 4 variablesmapa de 4 variables

Los 1 en dos celdas adyacentes corresponden a un solo término de producto.

1 1

00 01 11 10

00

01

11

10

ABCD

1

1

00 01 11 10

00

01

11

10

ABCD

AC’D A’B’D’

Extendiendo el concepto de Extendiendo el concepto de adyacencia para agrupar madyacencia para agrupar máás s

celdasceldas

1 1 1 1

00 01 11 10

0

1

ABC

1 1 1 1

00 01 11 10

0

1

ABC

A’C AC C

Otros ejemplos para grupos de Otros ejemplos para grupos de cuatrocuatro

1

1 1 1

1 1 1

1

00 01 11 10

00

01

11

10

ABCD

1 1

1 1

1 1

1 1

00 01 11 10

00

01

11

10

ABCD

A’B’ AD B’D’ BD

Grupos de 8 Llamados octetosGrupos de 8 Llamados octetos

1 1

1 1

1 1

1 1

00 01 11 10

00

01

11

10

ABCD

1 1 1 1

1 1 1 1

00 01 11 10

00

01

11

10

ABCD

A’ D’

Ejemplo de simplificaciEjemplo de simplificacióón usando n usando Mapas de KarnaughMapas de Karnaugh

1 1

1 1 1

00 01 11 10

0

1

xyz

1 1

1 1 1

00 01 11 10

0

1

xyz

x’yz’ + x’yz + xy’z’ + xy’z + xyz

1 1

1 1 1

00 01 11 10

0

1

xyz

x’y + xy’ + xz

ProblemaProblema

1. f = f = aa’’bb’’cc’’ + + aa’’bcbc’’ + + aa’’bcbc + + abab’’cc’’Para la función ff encontrar La suma de productos mínima usando un mapa de karnaugh.

Para desarrollar en clase.Para desarrollar en clase.

Decodificador de BCD a 7 segmentosDecodificador de BCD a 7 segmentos

Utilizando las técnicas del diseño digital combinacional y los Mapas de Karnaugh, diseñe un decodificador de BCD a 7 segmentos.

Display de 7 segmentos

NNúúmeromero

binbinááriorioDescodificadorDescodificador

Ejemplo:Ejemplo:

Decodificador BCD to 7 segmentos

00001000

010011000010101001101110

00011001

B3 B2 B1 B0 a b c d e f g

1 01 1 1 1111 00000

1 1 1110 0

1 11 1 1 11

1 11 1 0 010 11 0 0 111 11 1 0 101 11 1 1 10

11 00001

1 11 1 0 11Restantes casos 00 00000

Tabla de la verdadTabla de la verdad

SoluciSolucióón al Ejemplon al Ejemplo

1B2B3B0B2B3B0B2B3B1B3Ba +++= 1B2B3B0B1B3B0B1B3B2B3Bb +++=

B1B0

0

01

1

00 01

1

11

1

0

00

01

00

1

11 10

00

01

11

10

B3B2

a

B1B0

1

11

0

00 01

1

11

0

00001

001

11 10

00

01

1110

B3B2

b

Decodificador BCD to 7 segmentos

SoluciSolucióón al Ejemplon al Ejemplo

Mapas de KarnaughMapas de Karnaugh

LLÓÓGICA GICA COMBINACIONAL COMBINACIONAL

MODULARMODULAR

COMPARADORESCOMPARADORES

Utiliza compuertas OR exclusiva , admite dos bits e indica en su salida si los dos bits son iguales o diferentes.

DECODIFICADORESDECODIFICADORES

Sólo una salida se activa por cada código de entrada, puede ser activado por un alto y el resto permanecen en bajo o se activan en bajo y el resto permanecen en alto

DECODIFICADORDECODIFICADOR

A0A1A2A3··AN-1

X0X1X2X3··XM-1

HABILITADOR

A2 A1 A0

E1 E2 E3

O7 O6 O5 O4 O3 O2 O1 O0

DEC 3:8 DEC 3:8 74LS13874LS138

A2 A1 A0 O7 O6 O5 O4 O3 O2 O1 O00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0

E1 E2 E3 SALIDA0 0 1 Habilitado1 X X Deshabilitado (Altos)X 1 X Deshabilitado (Altos)X X 0 Deshabilitado (Altos)Internamente esta formado Por Internamente esta formado Por

compuertas AND, NAND y NOTcompuertas AND, NAND y NOT

DIRECCIONDIRECCION DATODATO

DECODIFICADORDECODIFICADOR6 A 646 A 64

SALIDASSALIDAS

ENTRADASENTRADAS

MEMORIAMEMORIADecodificador de direcciones para Decodificador de direcciones para memoria RAM memoria RAM óó

ROMROM

CODIFICADORESCODIFICADORES

Número de líneas a la entrada, al activarse una, produce un código de salida de NN bits

CODIFICADORCODIFICADOR

A0A1A2··AM-1

X0X1X2··XN-1

Internamente formado por Internamente formado por compuertas NOT Y OR compuertas NOT Y OR

A0 A1 A2 A3 A4 A5 A6 A7 O2 O1 O0X 1 1 1 1 1 1 1 0 0 0X 0 1 1 1 1 1 1 0 0 1X 1 0 1 1 1 1 1 0 1 0X 1 1 0 1 1 1 1 0 1 1X 1 1 1 0 1 1 1 1 0 0X 1 1 1 1 0 1 1 1 0 1 X 1 1 1 1 1 0 1 1 1 0X 1 1 1 1 1 1 0 1 1 1

CODIFICADOR 8:3CODIFICADOR 8:3

CODIFICADOR CODIFICADOR 8 l8 lííneas a 3 lneas a 3 lííneasneas

A0 A1 A2 A3 A4 A5 A6 A7

O2 O1 O0

MULTIPLEXORESMULTIPLEXORES

Selecciona una de varias señales de entrada y la envía a la salida

MULTIPLEXORMULTIPLEXORI0I1··IN-1

SALIDA

SELECTOR DE DATOS

MUX 74ALS151MUX 74ALS151

I0 I1 I2 I3 I4 I5 I6 I7 E

S0S1S2

Z Z

E S2 S1 S0 Z Z1 X X X 1 00 0 0 0 I0 I00 0 0 1 I1 I10 0 1 0 I2 I20 0 1 1 I3 I30 1 0 0 I4 I40 1 0 1 I5 I50 1 1 0 I6 I60 1 1 1 I7 I7

Internamente formado porInternamente formado porCompuertas AND, OR y NOTCompuertas AND, OR y NOT

MUX 74ALS151MUX 74ALS151

Enrutamiento de datos:Enrutamiento de datos:

Utilizando un MUX 74ALS157MUX 74ALS157

selecciona el contenido de los contadores BCD y lo envía a los visualizadores

APLICACIONESAPLICACIONES

CONTADOR 1 DECENAS

MUX MUX

DECODIFICADORES DECODIFICADORES

VISUALIZADOR VISUALIZADOR

CONTADOR 1 UNIDADES

CONTADOR 2 DECENAS

CONTADOR 2 UNIDADES

ConversiConversióón paralelo a serialn paralelo a serial

APLICACIONESAPLICACIONES

MUXMUX

RELOJRELOJ

DATOSDATOS Salida SerialSalida Serial

D0

D1

D2

D3

D4

D5

D6

D7

DEMULTIPLEXORDEMULTIPLEXOR

Una entrada activa una salida, la cuál se escoge por medio de las líneas de selección

DemultiplexorDemultiplexor

de 1 a 4de 1 a 4

SALIDAS

DEMUXDEMUXENTRADAS

SELECTORES

HABILITADOR

DEMULTIPLEXORDEMULTIPLEXOR

TABLA DE EXCITACITABLA DE EXCITACIÓÓNN

E S1 S0 X0 X1 X2 X3

0 0 0 00 1 1 1

0 0 1 1 00 1 1

0 1 0 1 1 00 1

0 1 1 1 1 1 00

1 X X 1 1 1 1

74138:74138:

Demux/decodificador de 3 a 874139:74139:

Demux/decodificador de 2 a 4, doble74141:74141:

Decodificador/driver

BCD -

decimal74154:74154:

Demux/Decodificador de 4 a 1674159:74159:

Demux/decodificador de 4 a 16 con salidas de open colector74155:74155:

Demux/decodificador doble de 2 a 474156:74156:

igual al 74155, pero con salidas de colector abierto

La siguiente es una lista de los demultiplexores/decodificadores más populares en circuito integrado de la familia TTL.

ESTESTÁÁNDARES COMERCIALESNDARES COMERCIALES

DEMULTIPLEXORES/DECODIFICADORES COMERCIALES

DEMUX 74138DEMUX 74138

Arquitectura para el DEMUX 74138DEMUX 74138

DEMUX 74138DEMUX 74138

Tabla de la verdad para el DEMUX 74138DEMUX 74138

DEMUX 1:16 CON 74138DEMUX 1:16 CON 74138

En la siguiente figura se muestra como implementar un DemuxDemux de 1 a 16de 1 a 16 usando circuitos 7413874138

ComunicaciComunicacióón Multiplexorn Multiplexor--DemultiplexorDemultiplexor

MUXMUX DEMUXDEMUX

SELECTORESSELECTORES

SALIDASSALIDAS

ENTRADASENTRADAS

SelecciSeleccióón de memorian de memoria

RAM1RAM1 RAM2RAM2 RAM3RAM3 RAM4RAM4

SELECTORESSELECTORES

SALIDASSALIDAS

ENTRADAENTRADA

DEMUX DEMUX 1 A 41 A 4

APLICACIONES DEL DEMUXAPLICACIONES DEL DEMUX

REALIZACIREALIZACIÓÓN DE FUNCIONESN DE FUNCIONES

Utilizando decodificadoresUtilizando decodificadores

Un circuito decodificador completo genera todos los productos fundamentales (minitérminos) de las variables de entrada.

Cuándo las salidas del decodificador son activas a nivel bajonivel bajo, para realizar la función en suma de productos basta con conectar las salidas correspondientes a los minitérminos

de la función usando puertas NANDNAND:

Por ejemplo: F(X,Y,ZF(X,Y,Z) = ) = ΣΣ m(0, 3, 6)m(0, 3, 6)


Utilizando decodificadoresUtilizando decodificadores

A veces puede ocurrir que se necesita decodificar más líneas de las que permite el circuito (Deco), se bebe entonces construir un decodificador de mayor tamaño usando decodificadores má

s pequeños.

Por ejemplo para 4 bits ((X,Y,Z,WX,Y,Z,W).).

Se utilizan dos decodificadores de 3:83:8,con la lógica dispuesta para ampliar su salida 4:16. 4:16. (ver figura)


Utilizando MultiplexoresUtilizando Multiplexores

Se parte de la siguiente afirmación: un multiplexor de 22nn

entradas puede realizar cualquier función lógica de n+1n+1 variables.

Se pueden usar dos métodos:

•

Método algebraico•

Método tabular

Se estudiará

este último, y se seguirá

mediante un ejemplo:

1.

A partir de la expresión canónica se escoge un MUXMUX

determinado:

EjEj:: Sea f(A,B,C,Df(A,B,C,D) =) =

ΣΣ44

m(0,2,3,7,8,13,15)m(0,2,3,7,8,13,15), Al ser una función de 44

variables se necesita un MUX de 8:1MUX de 8:1

líneas (o sea, con tres variables de control).

2.

Se crea un mapa de Karnaugh de manera que la numeración en las columnas, coincida con la entrada que se pretende seleccionar. (Señales de control del MUXMUX)



Así, las columnas, vendrán determinadas por las variables de control del MUXMUX, y las filas por el dato o los datos que se quieren transmitir.

Las variables de control deben ser las de menor peso. Evaluando cada

columna se identifica el valor que hay que colocar en cada entrada.

EjEj: Realización del mapa para la función propuesta:

f(A,B,C,Df(A,B,C,D) =) = ΣΣ

44 m(0,2,3,7,8,13,15)m(0,2,3,7,8,13,15)

BCDBCDAA

I0I0000000

I1I1001001

I2I2010010

I3I3011011

I4I4100100

I5I5101101

I6I6110110

I7I7111111

00 11 00 11 11 00 00 00 11

11 11 00 00 00 00 11 00 110 1 2 3 4 5 6 7

138 9 10 11 12 14 15

1 0 /A /A 0 A 0 11 0 /A /A 0 A 0 1Resultado:Resultado:



3.

Realizar el diagrama

lógico del circuito colocando en cada entrada de datos lo que la tabla indique.

Ej: La tabla indica que en la entrada I0I0

del MUX, se debe colocar un 11; en la I1I1, un 00; y así

sucesivamente.

El circuito resultante se aprecia en la siguiente figura:

TALLERTALLER1.

Dado el circuito mostrado en la figura, se pide:

Tabla de verdad del sistemaEcuación Booleana de salidaReducción de la función de conmutaciónImplementar el circuito con compuertas lógicasImplementar el circuito final con MUXMUX. (Se requiere la mayor eficiencia, eficacia y efectividad)

TALLERTALLER2.

Un sistema combinacional está

representado por la siguiente función de conmutación:

F(X,Y,ZF(X,Y,Z) = ) = ΣΣ m(0, 2, 3, 6, 8, 9, 11, 15)m(0, 2, 3, 6, 8, 9, 11, 15)

Se pide:

Tabla de verdad del sistemaEcuación Booleana de salidaReducción de la función de conmutaciónImplementar el circuito con compuertas lógicasImplementar el circuito final con DecodificadoresDecodificadores. (Se requiere la mayor eficiencia, eficacia y efectividad)

TALLERTALLER

3.

Deducir la función que realiza el

siguiente circuito y elaborar su tabla de verdad.¿Es óptimo este sistema? Justifique su respuesta.

SISTEMAS Y CIRCUITOS SISTEMAS Y CIRCUITOS SECUENCIALESSECUENCIALES

INTRODUCCIINTRODUCCIÓÓNN

Sistemas secuenciales sSistemas secuenciales sííncronos y asncronos y asííncronos.ncronos.

Elementos bElementos báásicos de memoriasicos de memoria:

RegistrosContadoresMemorias de acceso aleatorio (RAM)PLDs

SISTEMA SECUENCIALSISTEMA SECUENCIAL

Una misma combinación de entradas puede generar distinta salida ya que el estado puede ser distinto dependiendo de la historia de las entradas.

La historia pasada de las entradas está representada en el estado que posea el circuito

MODELO GENERALMODELO GENERAL

MODELO GENERAL

En el modelo general el valor de las salidas ZiZi depende, a través de la función de salida que implementa el circuito combinacional, no sólo de los valores actuales de las entradas XiXi, sino también del contenido actual de los elementos de memoriaelementos de memoria

En estos elementos, lo que se almacena es el llamado estado estado actual del sistema secuencialactual del sistema secuencial (registro histórico).

El paso desde el estado actual del sistema a un estado siguiente, viene a su vez definido por la llamada funcifuncióón de n de transicitransicióón de estadosn de estados [que depende de los valores actuales de las entradas y del estado actual].


Características de funcionamiento


Los sistemas secuenciales pueden ser síncronos o asíncronos.

1.1. Sistema Secuencial SSistema Secuencial Sííncrono:ncrono: es aquel sistema secuencial en el que los cambios de estado se producen cuando se recibe una señal de activación a través de una entrada especial del sistema, denominada “entrada de reloj”.


Señal de reloj


Señal de reloj

Sistemas Activados por NivelSistemas Activados por Nivel: es necesario que su señal de activación alcance el nivel alto para que se produzcan los cambios de estado en el sistema.


Señal de reloj

Sistemas Activados por Flanco (de subida o bajada):Sistemas Activados por Flanco (de subida o bajada): los cambios de estado se producen únicamente durante los flancos de subida o de bajada de la señal de activación del sistema

2.2. Sistema Secuencial AsSistema Secuencial Asííncrono:ncrono: es aquel sistema secuencial en el que los cambios de estado se producen cuando cambia alguna de sus entradas, sin necesidad de que se active por una señal de reloj.

De esta forma, el cambio en las salidas se produce de forma inmediata en respuesta al cambio en las entradas.


BIESTABLESBIESTABLES

Latch Cerrojo con inversores.

Latch SR Asíncrono

Con Puertas NOR.

Con Puertas NAND.

Latch SR Síncrono.

Con entradas Asíncronas.

Latch D Síncrono.

Flip Flop D Master – Slave.

Flip Flop JK.

Flip Flop T.


Circuito secuencial con dos estados estables (salida 0 y salida 1) en los que se pueden mantener indefinidamente.

•

Objetivo: almacenar un bit (memoria).

Introducción


Latch (Cerrojo) con inversores


Latch SR NOR

TABLA DE LA VERDADTABLA DE LA VERDAD

FUNCIONAMIENTO INHIBIDO

LATHC SR CON PUERTAS NORLATHC SR CON PUERTAS NOR

LATHC SR CON PUERTAS NORLATHC SR CON PUERTAS NORFUNCIONAMIENTO RESET


LATHC SR CON PUERTAS NORLATHC SR CON PUERTAS NORFUNCIONAMIENTO SET


LATHC SR CON PUERTAS NORLATHC SR CON PUERTAS NORFUNCIONAMIENTO NO PERMITIDO


LATHC SR CON PUERTAS NORLATHC SR CON PUERTAS NOR

LATHC SR CON PUERTAS NORLATHC SR CON PUERTAS NORDIAGRAMA DE TIEMPOS

LATHC SR CON PUERTAS NANDLATHC SR CON PUERTAS NAND

LatchLatch SS--R con puertas NAND:R con puertas NAND: las entradas SS y RR se activan ahora por nivel bajo

En tecnología TTL las puertas NAND se prefieren a las NOR

LATHC SR (NAND)LATHC SR (NAND)CARACTERÍSTICAS DE FUNCIONAMIENTO

LATHC SR SLATHC SR SÍÍNCRONONCRONO

Los latches-SR vistos hasta ahora son:

• Activos por nivelpor nivel (‘Latches’).

• AsAsííncronos.ncronos.

Si se agrega una señal de reloj al latch-SR anterior, se obtiene:

LATHC SR SLATHC SR SÍÍNCRONONCRONOCARACTERÍSTICAS DE FUNCIONAMIENTO

LATHC SR SLATHC SR SÍÍNCRONONCRONOENTRADAS ASÍNCRONAS

Biestable SR síncrono con entradas de PresetPreset y ClearClear asíncronas.

• CLEARCLEAR Puesta a cero (‘0’) asíncrona.

• PRESETPRESET Puesta a uno (‘1’) asíncrona

Tienen prioridad sobre las señales de reloj y permiten poner el estado de uno (‘1’) o de cero (‘0’).

Latch

SR síncrono activo por nivel alto de reloj, con entradas asíncronas PRESETPRESET y CLEAR CLEAR activas por nivel bajo.

LATHC D SLATHC D SÍÍNCRONONCRONOBIESTABLE D ACTIVO POR NIVEL

Se utilizan para la implementación de elementos de memoria, cuya única finalidad es es

almacenar el valor de la línea de información (un bit).

Los Latches

son biestables activos por nivel:

Problema:

si hay un pulso no deseado en la entrada de datos el pulso no deseado se trasladará a la salida.

Se necesita un elemento de almacenamiento que no pueda cambiar su estado más de una vez durante un ciclo de reloj

Solución:

biestables activos por flanco

FLIPFLIP--FLOPsFLOPs

FLIPFLIP--FLOP D MASTERFLOP D MASTER--SLAVESLAVEBIESTABLE “D” ACTIVO POR FLANCO DE BAJADA

Para implementar biestables que se activen por flanco se utiliza

la configuración MASTER-SLAVE o MAESTRO-ESCLAVO. Ver figura.

FLIPFLIP--FLOP D MASTERFLOP D MASTER--SLAVESLAVEDIAGRAMA DE TIEMPOS

FLIPFLIP--FLOP D MASTERFLOP D MASTER--SLAVESLAVECARACTERÍSTICAS DE FUNCIONAMIENTO

Flip-Flop

D MasterD Master--SlaveSlave activado por flanco de subidaflanco de subida.

BIESTABLE JBIESTABLE J--K K

ProblemaProblema::

En el biestable S-R se presenta una situación indeseada, cuando SS

y RR

son iguales a uno (‘1’)

SoluciSolucióón:n:

Determinar un estado cuando se dé

esta situación, por ejemplo que el biestable cambie de estado ((Q(tQ(t+1) = /+1) = /Q(tQ(t)).)).

JJ

va a actuar como la SS

del biestable S-R

KK

va a actuar como la RR

del biestable S-R

FF JFF J--K A PARTIR DEL FF DK A PARTIR DEL FF DFLIP-FLOP ACTIVADO POR FLANCO DE SUBIDA

FF JFF J--K A PARTIR DEL FF DK A PARTIR DEL FF DCARACTERÍSTICAS DE FUNCIONAMIENTO

FF JFF J--K A PARTIR DEL FF DK A PARTIR DEL FF DFF J-K ACTIVADO POR FLANCO DE BAJADA

Biestable JK activado por flanco de bajada.flanco de bajada.

Se utiliza un biestable D activado por flanco de bajada.biestable D activado por flanco de bajada.

Las puertas lógicas en el circuito combinacional de excitación y las conexiones realizadas serán las mismas que en el caso anterior.

Igual que en los biestables Dbiestables D, los biestables Jbiestables J--KK comerciales disponen de entradas asíncronas (ClearClear y PresetPreset)

Indica que Indica que el reloj es el reloj es negadonegado

FF T A PARTIR DEL FF JFF T A PARTIR DEL FF J--KK

FLIP-FLOP TOGGLE (BASCULANTE)

Mantiene el estado o lo cambia (dependiendo del valor de T):

Si T = T = ‘‘11’’ QQtt+1+1 = /= /QQtt pero si T = T = ‘‘00’’ QQtt+1+1 = = QQtt

No se construye comercialmente, se puede implementar utilizando un biestable JJ--KK, ver figura.

DISEDISEÑÑO DE SISTEMAS O DE SISTEMAS SECUENCIALESSECUENCIALES

MMÁÁQUINAS DE ESTADOQUINAS DE ESTADO

MAQUINAS DE ESTADOMAQUINAS DE ESTADO

DefiniciDefinicióónnClasificaciClasificacióónnMMááquinas de estado asquinas de estado asííncronas*ncronas*Maquinas de estado sMaquinas de estado sííncronasncronas◦◦

AnAnáálisis lisis ◦◦

SSííntesis (Disentesis (Diseñño)o)

Tópicos de estudio:

* No ser* No seráán objeto de estudio en este curso.n objeto de estudio en este curso.

Estado:Estado: Es un conjunto de señales cuyos valores en cualquier instante de tiempo contienen toda la información acerca del pasado necesaria para explicar el comportamiento futuro del sistema.

Maquinas de Estado:Maquinas de Estado: Son ciertos circuitos secuenciales que tienen un número determinado de estados (22nn).

retroalimentados (flipflip flopsflops, biestables, biestables)

máquinas sincrónicas temporizadas cuando utilizan las primeras para crear circuitos cuyas entradas son examinadas y cuyas salidas cambian con respecto a una señal de reloj controlada.

En cualquier caso, se tienen unas entradas, unas salidas y unos estados.

MAQUINAS DE ESTADOMAQUINAS DE ESTADODEFINICIÓNES:

MAQUINAS DE ESTADOMAQUINAS DE ESTADOCLASIFICACIÓN:

En una máquina de estados, cada estado siempre será

función del estado anterior y de las entradas. Sin embargo, atendiendo a la forma en que se generan las salidas es posible hablar de dos tipos diferentes de máquinas de estado finitas:

•

MEALY:MEALY:

las salidas son función del estado y entradas actuales

•

MOORE:MOORE:

las salidas son función del estado actual

a, b Estados

x Entrada

z Salida

MODELO MMODELO MÁÁQUINA DE MOOREQUINA DE MOOREEstructura lógica de bloques:

Estado Siguiente = F (Estado Actual, Entrada)Estado Siguiente = F (Estado Actual, Entrada)

Salida = G (Estado Actual)Salida = G (Estado Actual)

MODELO MMODELO MÁÁQUINA DE MEALYQUINA DE MEALYEstructura lógica de bloques:

Estado Siguiente = F (Estado Actual, Entrada)Estado Siguiente = F (Estado Actual, Entrada)

Salida = G (Estado Actual, Entrada)Salida = G (Estado Actual, Entrada)

1.

La máquina de

MEALYMEALY

es más económica en componentes físicos que la máquina de MOOREMOORE.

2.

En un diseño tipo MOOREMOORE

es más fácil seguir la operación del sistema en pasos a través de sus estados. Más fácil la detección de errores.

3.

En un sistema tipo MEALYMEALY

las salidas pueden cambiar con cambios indeseados de las entradas.

4.

En un diseño con modelo MOOREMOORE

la salida es ssííncronancrona

con el relojreloj, en MEALYMEALY

no lo es.

MOORE MOORE vsvs MEALYMEALYPrincipales características:

DISEDISEÑÑO LO LÓÓGICO CON FSMGICO CON FSMPasos del diseño:

ElectrÓnica Digital Análisis y síntesis

Documents

Transcript of ElectrÓnica Digital Análisis y síntesis