PRIMER PARCIAL:MSS + ASM

1

0110000101110011011000010110111001111010011000010

11

01

01

00

11

00

10

10

11

00

00

10

11

01

11

0

Sistemas Digitales II

LECCIÓN PROPUESTASISTEMAS DIGITALES II

vasanza

NOTA:

2

0110000101110011011000010110111001111010011000010

11

01

01

00

11

00

10

10

11

00

00

10

11

01

11

0

y0\y2y1 00 01 11 10

0 1 1 𝐼𝑛 0

1 1 𝐼𝑛 𝐼𝑛 𝐼𝑛

* Para todos los ejercicios usar la siguiente asignación de códigos de estados.

* Utilizar Variable Entrante al Mapa (VEM) o Variable Saliente al Mapa (VSM) de ser necesario.

y0,In\y2,y1 00 01 11 10

00 1 1 0 0

01 1 1 1 0

11 1 1 0 1

10 1 0 1 0

y1\y2 0 1

0 1 𝑦0 . 𝐼𝑛

1 𝑦0 + 𝐼𝑛 𝑦0Ꚛ𝐼𝑛

Asignación de Códigos de Estado.

y1y0\y3y2 00 01 11 10

00 A E M I

01 B F N J

11 D H P L

10 C G O K

vasanza

Asignación de Códigos de Estado.

y0\y2y1 00 01 11 10

0 A C G E

1 B D H F

Sistemas Digitales II

3

01

10

10

10

01

10

01

01

01

10

00

01

01

10

11

10

011000010111001101100001011011100111101001100001

1.) Se tiene una MSS-Master que gobierna el comportamiento de una MSS-Slave tal como se indica en la siguiente gráfica:

La MSS-Master deberá primero recibir la señal Start, luego es necesario indicar el modode conteo que desea que la MSS-Slave realice esto será por medio de la señal de dosbits llamada Modo como se indica en la siguiente tabla:

Para tener la posibilidad de cambiar el modo de conteo de la MSS-Slave se podrápresionar el botón Stop para que la MSS-Master regrese a su estado inicial.

MSS-Master𝑺𝒕𝒂𝒓𝒕

𝑴𝒐𝒅𝒐MSS-Slave

Contador

δ

λ

Cnt3Cnt2Cnt1Cnt0𝑺𝒕𝒐𝒑

vasanza

𝟐

Modo1 Modo0 Modo de Conteo deseado en la MSS-Slave

0 0 No cuenta

0 1 Conteo Up 3bit en 1.

1 0 Conteo Up 2bits en 1.

1 1 Conteo Up 1bits en 1.

Sistemas Digitales II

4

01

10

10

10

01

10

01

01

01

10

00

01

01

10

11

10

011000010111001101100001011011100111101001100001

(MSS-Slave) Decodificador de Estado Siguiente: Y3,Y2,Y1,Y0

y1y0\y3,y2 00 01 11 10

00 A: 0, തδλ, δതλ, δλ E: തδλ, തδλ, 0, 0 M: തδλ, 0, 0, 0 I: തδλ, 0, തδλ, തδλ

01 B: 0, തδλ, 0, തδλ F: തδλ, തδλ, 0, തδλ N: തδλ, 0, 0, തδλ J: 0, 0, 0, തδλ

11 D: ϕ H: ϕ P: ϕ L: 0, തδλ, 0, 0

10 C: 0, തδλ, തδλ, 0 G: തδλ, തδλ, തδλ, 0 O: തδλ, 0, തδλ, 0 K: 0, 0, തδλ, 0

(MSS-Slave) Decodificador de Salida: Cnt3, Cnt2, Cnt1, Cnt0

y1y0\y3y2 00 01 11 10

00 A: 0, 0, 0, 0 E: 0, 1, 1, 1 M: 1, 1, 1, 0 I: 1, 1, 0, 1

01 B: 0, 0, 0, 1 F: 0, 0, 1, 0 N: 0, 1, 0, 0 J: 1, 0, 0, 0

11 D: ϕ H: ϕ P: ϕ L: 1, 0, 1, 1

10 C: 0, 0, 1, 1 G: 0, 1, 1, 0 O: 1, 1, 0, 0 K: 1, 0, 0, 1

vasanza

La MSS-Salve según la combinación presente en sus entradas (δ, λ) que las provee laMSS-Master, podrá realizar los modos de Conteo Up de 1,2 y 3 bits en 1. Estainformación es entregada por medio de los siguientes decodificadores:

Sistemas Digitales II

5

01

10

10

10

01

10

01

01

01

10

00

01

01

10

11

10

011000010111001101100001011011100111101001100001

Se pide:• Hacer el diagrama de estados de la MSS-Slave utilizando el siguiente formato:

δ, λ/ Cnt3, Cnt2, Cnt1, Cnt0. (5P)• Hacer el diagrama de estados de la MSS-Master utilizando el siguiente formato:

Start, Stop, Modo1, Modo0/δ, λ. (10P)• Implementar el circuito completo de la MSS-Master utilizando: Memoria de Estados

(Usar Registro de Sostenimiento), Decodificador de Estado Siguientes y Salida (UsarMultiplexores 4 a 1). (5P)

• Escriba el código VHDL de la MSS-Master. (5P)• Dibujar el diagrama de tiempo en el que demuestre todos los estados de la MSS-

Master. (5P)

vasanzaSistemas Digitales II

6

01

10

10

10

01

10

01

01

01

10

00

01

01

10

11

10

011000010111001101100001011011100111101001100001

2.) Se tiene una MSS-Master que gobierna el comportamiento de una MSS-Slave tal como se indica en la siguiente gráfica:

La MSS-Master deberá primero recibir la señal Start, luego es necesario indicar el modode transmisión que desea que la MSS-Slave realice esto será por medio de la señal dedos bits llamada Modo como se indica en la siguiente tabla:

Para tener la posibilidad de cambiar el modo de transmisión de la MSS-Slave se podrápresionar el botón Stop para que la MSS-Master regrese a su estado inicial.

MSS-Master𝑺𝒕𝒂𝒓𝒕

𝑴𝒐𝒅𝒐MSS-Slave

Transmisor

δ

λ

DataTx

𝑺𝒕𝒐𝒑

vasanza

𝟐

Modo1 Modo0 Modo de Transmisión deseado en la MSS-Slave: Tx, Data

0 0 No Transmite (En espera de un modo válido)

0 1 1, 0 0 1 0 0

1 0 1, 0 1 0 0 0

1 1 1, 0 1 1 0 0

Sistemas Digitales II

7

01

10

10

10

01

10

01

01

01

10

00

01

01

10

11

10

011000010111001101100001011011100111101001100001

(MSS-Slave) Decodificador de Estado

Siguiente: Y1, Y0

y0\y1 0 1

0 A: 0, δ Ꚛ λ C: ϕ

1 B: δ, δ + λ D: തλ, 1

(MSS-Slave) Decodificador de Salida:

Tx, Data

y1y0\y3y2 0 1

0 A: 0, 0 C: ϕ

1 B: 1, 0 D: 1, 1

vasanza

La MSS-Salve según la combinación presente en sus entradas (δ, λ) que las provee laMSS-Master, podrá realizar los modos de transmisión Bit a Bit en la salida Data. OJO lasecuencia generada deberá transmitirse infinitamente y de forma completa hasta que elusuario presione el botón Stop en la MSS-Master. Esta información es entregada pormedio de los siguientes decodificadores:

Se pide:• Hacer el diagrama de estados de la MSS-Slave utilizando el siguiente formato:

δ, λ/ Tx, Data. (5P)• Hacer el diagrama de estados de la MSS-Master utilizando el siguiente formato:

Start, Stop, Modo1, Modo0/δ, λ. (10P)• Implementar el circuito completo de la MSS-Master utilizando: Memoria de Estados

(Usar Registro de Sostenimiento), Decodificador de Estado Siguientes y Salida (UsarMultiplexores 8 a 1). (5P)

• Escriba el código VHDL de la MSS-Master. (5P)• Dibujar el diagrama de tiempo en el que demuestre todos los estados de la MSS-

Master. (5P)Sistemas Digitales II