Examen Arquitectura de Computadores I

INET

12/12/2008

Nombre:

Grupo:

Cedula de Identidad N:

Nota:

Pgina 1 de 2

Cada una de estas preguntas bien contestadas vale 10 puntos, mal contestada resta 2,5 puntos y no contestada vale 0 punto. Para aprobar esta parte del examen y pasar a la segunda instancia , se deber obtener al menos 60 puntos en caso de los reglamentados y al menos 70 puntos los libres. 1. El nmero 95DC en base hexadecimal es equivalente en el sistema en

base 32 al nmero : a) 15CE0 b) No se puede realizar la conversin c) 09050D0C d)Ninguna de las anteriores es correcta.

2. La ecuacin caracteristica del Sumador Completo de entradas Ai,Bi,C(i-1) es:

a. S=Ai.XOR.Bi.XORC(i-1) Ci= AiBi + C(i-1)Ai +C(i-1)Bi b. S=Ai .XOR.Bi.XOR.Ci Ci= AiBi + C(i-1)Ai +C(i-1)Bi c. S=Ai.Bi.Ci + Ai.Bi.Ci + Ai.Bi.CI + Ai.Bi.Ci Ci= AiBi + C(i-1)Ai

+C(i-1)Bi d. Ninguna de los anteriores

3. La funcin mnima de 4 variables F(A,B,C,D) que toma el valor 1 cuando

el n de variables que estn en estado uno es superior al de las que se encuentran en estado cero,(Nunca puede haber ms de tres variables en estado 1 simultneamente), es:

a. B(A+D+C)+AD+(A+D)C+ABCD b. D+BC c. B+CD+A d. Ninguna de las anteriores.

4. La ecuacin caracteristica del F.F. tipo T cuando T=1 es: a. Q(t) = Q(t-1) b. Q(t) = T(t) c. Q(t) = Q(t-1) d) Ninguna de los anteriores

5. Cul de las siguientes representaciones de punto flotante se corresponde con la representacin normalizada de 39*2-7 en formato de 16 bits de (1 bit de signo, 5 de exp., 10 de mantisa), utilizando las reglas de normalizacin de IEEE 754 de 32 bits.

a. Signo=0, exponente=11110, mantisa=0011100000 b. Signo=0, exponente=01101, mantisa=0011100000 c. Signo=1, exponente=01101, mantisa=0011100000 d. Signo=0, exponente=01101, mantisa=0000000111 e. ninguna de las anteriores

6. La ecuacin caracterstica del F.F. tipo JK en el caso que sea K=1 es: a. Q(t+1) = J.Q(t) b. Q(t+1) = J.Q(t) + Q(t) c. Q(t+1) = Q(t) d. Ninguna de los anteriores

7. Cul de las siguientes expresiones es correcta: e. El modelo de von Neumann est diseado para resolver una

aplicacin concreta. f. En el modelo de von Neumann la memoria de datos y la del

programa son accesibles por diferentes buses. g. En el instruction register se encuentra la direccin de la prxima

instruccin. h. Ninguna de las anteriores.

8. En un cdigo de Hamming de 4 bits de datos, para generar un bit de

paridad, se necesitan: a. tres xor b. dos xor c. seis xor d. ninguna de las anteriores

9. La expresin ( A + B ) ( A + B ) es equivalente a:

a. A b. AB c. AB d. Ninguna de los anteriores.

10. Si se debe usar cuatro memorias de 1Kx4 bits interconectadas, cul de las siguientes afirmaciones es correcta :

a. 1Kx8 bits b. 2 K Bytes c. 4 Kx8 bits d. Ninguna de las anteriores