Practica No 1 - WordPress.com...contador y la salida de este bloque va a la entrada de Reset (RST)...

Electrónica Digital II

Prof: Zulay Franco Puerto Ordaz, Agosto 2013.-

CCoonnttaaddoorreess

2.1. Introducción

Los contadores son aplicaciones clásicas de los flip-flop, es un dispositivo electrónico

capaz de contar, en binario, el número de pulsos que llegan a su entrada de reloj. En muchas

ocasiones se utilizan para contar el número de veces que sucede cierto acontecimiento. En los

contadores la entrada de reloj puede ser activa por flanco positivo ó por flanco negativo, hay

los que cuenta en formas ascendentes, descendentes o ambas forma dependiendo de una señal

de control, la mayoría de los contadores poseen una entrada de Reset, que permite llevar la

salida del contador a cero. En la figura 2.1 se presenta las entradas y las salidas de un contador.

Para estos contadores el flip flop menos significativo conmuta en cada estado, el siguiente flip

flop cada 2 estado, el tercero cada 4 estado y así sucesivamente, es decir cada salida X, cambia

cada 2X

estado, X indica el valor posicional de la salida y va desde 0 hasta n-1.

Q0Q1Q2

CLK

RSTModulo 2

n

Qn-1

Figura 2.1. Simbología de un contador



Cada conteo es un estado lógico, el número máximo de estados diferentes del contador

depende del número de salidas del contador, es decir para n salida se tienen un máximo de 2n

estados diferentes. El número de estados diferentes que se tienen a la salida del contador se le

denomina Módulo (MOD).

Estos dispositivos se pueden clasificar en:

Asíncronos: conocidos también como contadores serie ó de propagación.

Síncronos: conocidos también como contadores paralelo.

En los contadores síncronos todas sus salidas cambian de estado simultáneamente con la

señal de reloj, mientras que en los asíncronos todas las salidas no están sincronizadas con la

señal de reloj.

2.2. Contadores asíncronos

Los contadores asíncronos son llamados contadores serie ó contadores de propagación debido a

su implementación. Los contadores son circuitos electrónicos construidos a base de flip-flop,

el número de flip-flop utilizados va a depender del módulo del contador. Para los contadores

asíncronos la señal de reloj externa está conectada a la entrada de reloj del flip-flop menos

significativo y la entrada de reloj de los demás flip-flop estará gobernada por la salida Q ó Q

del flip-flop inmediatamente anterior. De esta forma, el efecto de un pulso de reloj,

introducida en el primero, se propagará de un flip-flop a otro hasta que llegue al último de la

secuencia. Por este motivo se le llama contadores de propagación o también contadores serie.

2.2.1. Contadores Ascendentes con modulo igual a 2n

Son contadores con n salidas, en cada pulso de reloj realiza el conteo hacia arriba desde

cero hasta su máxima cuenta de 2n – 1, al llegar a su máximo conteo su próximo estado es el

cero, iniciando así de nuevo la secuencia.



Por ejemplo si se desea diseñar un contador modulo 4 se necesitan 2 salidas del

contador para poder obtener los conteo binario “00”, “01”, “10” y “11”, por tanto se requieren

dos flip-flop, uno para cada salida, y así si se desea diseñar un contador modulo 8 se

necesitan 3 salidas del contador para poder obtener los 8 estados diferentes y por tanto se

requieren tres flip-flop, uno para cada salida y así sucesivamente para contadores con módulo

16, 32, 64, etc. Para un contador módulo 8 se requieren 3 flip flop para realizar el conteo

ascendente. En la figura 2.2 se muestra la simbología y la tabla de los diferentes estados que se

tienen a la salida de un contador módulo 8

Simbología:

Q0Q1Q2

CLK

RSTMódulo 8

Conteo:

Q2 Q1 Q0

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Figura 2.2. Simbología y tabla de la secuencia de conteo de un contador ascendente

Cada estado de la tabla anterior se obtiene al colocar un flanco de bajada en la entrada

de reloj del contador (CLK), observando la tabla podemos implementar este contador:

La salida 0Q conmuta en cada estado, por tanto este flip-flop debe estar configurado en

modo de conmutación y en su entrada CLK conectar el reloj externo.

La salida 1Q conmuta cada vez que la salida 0Q pasa de 1 a 0, por tanto este flip-flop

debe estar configurado en modo de conmutación y en su entrada CLK debe ir



conectada la salida 0Q si el flip-flop es disparado por flanco de bajada y 0Q si el

flip.flop es disparado por flanco de subida



conectada la salida 1Q si el flip-flop es disparado por flanco de bajada y 1Q si el flip-

flop es disparado por flanco de subida.

Para llevar la salida del contador en cualquier momento a una cuenta igual a cero, se

debe utilizar para la implementación flip-flop que dispongan de la entrada asíncrona Clear.

Para que el contador cuente el pulso que llega por su entrada de reloj esta entrada asíncrona

debe estar en su estado inactivo. Si la entrada asíncrona de Preset está disponible en los

biestable esta debe colocarse en su nivel inactivo, no debe dejarse sin conectar. En la figura 2.3.

se implementa un contador ascendente modulo 8 utilizando flip flop J-K con entradas de

excitación activas en alto y entradas asíncronas Preset y Clear activas en bajos.

Q2

JQ

Q Clk

K

JQ

Q Clk

K

JQ

Q Clk

K

Vcc Vcc Vcc

Vcc

Entrada de reset

Q0Q1

C C C

P P P

Entrada de reloj

Figura 2.3 Implementación de un contador asíncrono ascendente MOD=8

Este procedimiento debe seguirse para el diseño de cualquier contador asíncrono

ascendente con modulo 2n. En la figura 2.4 se puede observar el diagrama de tiempo de cada

salida del contador.



Diagrama de tiempo del contador modulo 8

Conteo

CLK

externa=CLK

de Q0

Q0=CLK

de Q1

Q2

0 1 2 3 4 5 6 7 0

Q1=CLK

de Q2

Figura 2.4 Diagrama de tiempo del contador modulo 8

Frecuencia de la señal de reloj

Debido a la forma como se implementa este tipo de contador la frecuencia de la señal de

reloj externa va depender del número de flip-flop y del tiempo de respuesta ó propagación tp de

cada uno de ellos ya que para que el siguiente flip-flop realice un cambio en su salida tiene que

esperar que el anterior se lo indique como se puede observar en la grafica del diagrama de

tiempo de la figura 2.5 Es decir si en el ejemplo anterior se utilizan flip-flop que tienen un

tiempo de respuesta de 25nseg, en el caso de que el conteo binario vaya de “011” al “100”

donde todos los flip- flop tienen que conmutar, el tiempo total para ver a la salida el estado

binario “100” es 75 nseg .



Conteo

CLK

Q0

Q1

Q2

0 1 2 3 4 5 6 7 0

Estado transitorio “000” por el

que pasa el contador para

finalmente colocar el estado

“010” a su salida

75 nseg

50 nseg

25 nseg

Figura 2.5. Diagrama de tiempo del contador modulo 8

El inverso de este valor nos daría el periodo mínimo de la señal de reloj externa, es

decir la frecuencia máxima de operación para el correcto funcionamiento del contador, pues si

no se respeta esta condición y se coloca una frecuencia mayor, el primer flip-flop puede

conmutar nuevamente y aun el último flip-flop no ha realizado el cambio correspondiente y se

puede tener un estado no deseado a la salida del contador como es el conteo “001”.

Es importante que si se desea trabajar con contadores asíncrono se tenga en cuenta que

entre un conteo a otro, por ser estos contadores de propagación, a la salida del contador se tiene

estados transitorios hasta que finalmente se estabiliza, si se va conectar a la salida de este

contador otro dispositivo se debe tener en cuenta este tiempo de respuesta del contador para

que dicho dispositivo no realice una lectura errada. Se puede observar en la figura 2.5. que

cuando el contador va del conteo ”001” al conteo “010” en la salida del contador se tiene un

estado transitorio “000” , debido a que cuando la salida 0Q conmuta el siguiente flip-flop

detecta este flanco de bajada, pero aun su salida permanece en cero debido al tiempo de

respuesta del flip-flop para llevar su salida 1Q a 1, durante este tiempo la salida del contador



tiene el estado cero hasta que trascurrido el tiempo de respuesta lleva a su salida a 1 y se

obtiene finalmente el conteo “010”. Estos estados transitorios no son visualizados en los leds o

el display conectado a la salida del contador, ellos no son capaces de responder a estos

cambios momentáneos del contador, una vez estabilizado el conteo se leerá en el displays o los

leds.

Ejercicio propuesto.

Diseñar un contador asíncrono ascendente modulo 16 utilizando el C.I 74XX109. El contador

debe poseer la entrada de Reset asíncrona.

2.2.2. Contadores Ascendente con modulo menor a 2n

Son llamados contadores con modulo truncado, aunque se tenga n salidas no se tienen

los 2n estados a su salida, su implementación es similar a un contador ascendente con modulo

2n, solo que se debe colocar un circuito combinacional que tiene como entradas las salidas del

contador y la salida de este bloque va a la entrada de Reset (RST) del contador, ver la figura

2.6. En el bloque combinacional se debe colocar un circuito decodificador del estado donde se

quiere truncar el conteo con la finalidad de colocar en la entrada de RST del contador el nivel

activo para llevar al contador a su inicialización, este inicio puede ser cero o cualquier estado

menor al que se utiliza para truncar. Si la entrada de Reset es asíncrona significa que

inmediatamente que se coloque un nivel lógico adecuado se inicializa el conteo. Así si la

entrada de Reset es asíncrona se debe utilizar para el truncamiento el estado siguiente del

último estado que se quiere observar a la salida, puesto que inmediatamente que detecte dicho

estado se inicializa el contador.



Q0Q1Q2

CLK

RST

Módulo=2n

Qn-1

Circuito

Combinacional

Figura 2.6. Contador asíncrono ascendente con modulo < 2n

Ejemplo.

Diseñar un contar modulo 5.

Si es modulo 5 el contador debe pasar por 5 estados diferentes por tanto se requieren de

3 flip-flop, estos estados pueden ser: 0,1,2,3,4,0….., pero también puede ser 2,3,4,5,6,2.. ó

3,4,5,6,7,3 y así cualquier secuencia consecutiva de 5 estado de la siguiente tabla:

Tabla 2.1: Estados de un contador ascendente implementado con tres flip-flop.

Q2 Q1 Q0

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1



Si se escoge la primera secuencia: 0, 1, 2, 3, 4, 0... , se debe colocar a la salida del

contador un circuito combinacional para detectar el conteo cinco (en binario), así al llegar el

contador a esta cuenta el circuito diseñado coloca el nivel adecuado a la señal de Reset para

llevar la salida del contador al estado cero en forma asíncrona. El truncamiento se debe hacer

con el siguiente número (5) del último número de la secuencia (4), cuando la entrada utilizada

para hacer la inicialización del conteo es asíncrona. Recuerde que con las entradas asíncrona

inmediatamente que se tenga el nivel lógico en sus entradas no importa dónde va la señal de

Reloj el dato es almacenado. Para el contador que se presenta en la figura 2.6, la entrada de

reset (RST) es activa en bajo, entonces se coloca a la salida del contador una compuerta NAND

de tres entradas capaz de colocar su salida en cero lógico cuando en la salida del contador se

encuentre el número 5, el resultando es el circuito que se muestra en la figura 2.7.

Q0Q1Q2

CLK

RST

Modulo=23 =8

Figura 2.7. Contador asíncrono ascendente con MOD =5

Con esta implementación estaría observando un conteo desde el número cero hasta el

cuatro. Es importante resaltar que aun, cuando en la salida del contador se presenta el número

cinco, este conteo no se observa, debido a que este estado sólo permanece el tiempo

equivalente al tiempo de propagación de la compuerta que se utilice y este no es un tiempo

suficiente para que los visualizadores desplieguen este valor, sin embargo se puede observar

utilizando un osciloscopio adecuado.

En la tabla 2.1 se puede observar que para el conteo ascendente se puede utilizar sólo

las salidas del contador que tienen un 1 lógico ya que esa combinación de unos no va estar

presente anteriormente.



2.2.3. Circuitos Integrados de Contadores Asíncronos Ascendentes

74xx93: Contador Binario Modulo 16 (0 al 15). Ejemplo de un contador MOD=2n

Este dispositivo dispone internamente de un contador modulo 8 y un modulo 2, que si se

conecta en cascada se obtiene un contador modulo 16. Es decir la salida Q0 se conecta a la

entrada Clk1. En la figura 2.8 se muestra la configuración del dispositivo.

Q1Q2Q3

CLK1

Modulo 8

Q0

CLK0

Modulo 2

MR1

MR2

Figura 2.8. Configuración interna 74xx93

El 74xx93 dispone de 2 entradas de reset asíncrono activas en alto, que al activarse

coloca las salidas del contador en cero lógico. Estas entradas deben estar inactivas para que el

dispositivo pueda contar. Si observa la figura 2.7 ambas entradas deben estar en alto para poder

realizar el RESET.

El contador modulo 8 y el contador modulo 2 se pueden utilizar en forma

independiente siempre y cuando no se trunque el modulo de los contadores, pues el

truncamiento se realiza a través de la entrada de Reset y como el circuito es común para

ambos, entonces se afecta el funcionamiento del otro.

74xx90: Contador BCD. Modulo 10 (0 al 9). Ejemplo de un contador MOD<2n



Este dispositivo dispone internamente de un contador modulo 5 y un modulo 2, que si se

conecta en cascada se obtiene un contador modulo 10. Es decir la salida Q0 se conecta a la

entrada Clk1. En la figura 2.9 se muestra la configuración del dispositivo.

Q1Q2Q3

CLK1

Modulo 8

Q0

CLK0

Modulo 2

MR1

MR2

MS1

MS2

Figura 2.9. Configuración interna 74xx90

El 74xx90 dispone de 2 entradas de Reset asíncrono activas en alto (MR1 y MR2), que

al activarse coloca las salidas del contador en cero lógico, estas entradas deben estar inactivas

para que el dispositivo pueda contar. Si observa la figura 2.9 ambas entradas deben estar en alto

para poder realizar el RESET. Adicionalmente dispone de 2 entradas de SET asíncrono activas

en alto (MS1 y MS2), que al activarse coloca la salida del contador en nueve, estas entradas

deben estar inactivas para que el dispositivo pueda contar.

El contador modulo 5 y el contador modulo 2 se pueden utilizar en forma

independiente siempre y cuando no se trunque el modulo de los contadores, pues el

truncamiento se realiza a través de la entrada de Reset y como el circuito es común para

ambos, entonces se afecta el funcionamiento del otro.

A continuación se presenta en la figura 2.10 las hojas de especificaciones proporcionada

por los fabricantes de contadores binarios.



Figura 2.10.Configuracion de pines 74XX90, 74XX92 y 74XX93



Ejercicios

Utilizando el 74XX93 Implemente los siguiente contadores: a) contador MOD=16,

Contador MOD=12, contador modulo 100.



2.2.4. Contadores Descendente con modulo igual a 2n

Son contadores con n salidas y los cuales con cada pulso de reloj harán el conteo hacia

abajo desde una cuenta igual a 2n – 1 hasta una cuenta igual a cero y luego su próximo conteo

es el 2n – 1 , es decir se repite la secuencia. Para estos contadores el flip flop menos

significativo conmuta en cada estado, el siguiente flip flop cada 2 estado el tercero cada 4

estado y así sucesivamente, es decir cada salida X, cambia cada 2X

estado, X indica el valor

posicional de la salida y va desde 0 hasta n-1. Para contadores con modulo igual a 2n se

requieren n flip-flop, por tanto si se desea diseñar un contador modulo 4 se necesitan 2 salidas

del contador para poder obtener los conteo binario “11”, “10”, “01” y “00”, por tanto se

requieren dos flip-flop, uno para cada salida, y así si se desea diseñar un contador modulo 8 se

necesitan 3 salidas del contador para poder obtener los 8 estados diferentes y por tanto se

requieren tres flip-flop, uno para cada salida y así sucesivamente para contadores con modulo

16, 32, 64, etc.

Para un contador modulo 8 se requieren 3 flip flop para realizar el conteo descendente

Simbología:

Q0Q1Q2

CLK

InicioModulo 8

Conteo:

Q2 Q1 Q0

1 1 1

1 1 0

1 0 1

1 0 0

0 1 1

0 1 0

0 0 1

0 0 0

Figura 2.11. Simbología y tabla de la secuencia de conteo de un contador descendente

De la tabla se puede realizar el análisis para implementar el contador:



Se deben utilizar flip flop en modo de conmutación los cuales pueden ser el tipo J-K ó el

tipo T y a través de su entrada de reloj CLK se controla el instante en que debe hacer la

conmutación. Entonces observando la tabla tenemos:

La salida 0Q del primer flip flop conmuta en cada estado, por tanto este flip-flop debe

estar configurado en modo de conmutación y en su entrada CLK se debe conectar el

reloj externo.



conectada la salida 0Q si el flip-flop es disparado por flanco de bajada y 0Q si el

flip.flop es disparado por flanco de subida



conectada la salida 1Q si el flip-flop es disparado por flanco de bajada y 1Q si el flip-

flop es disparado por flanco de subida

Si se desea llevar la salida del contador en cualquier momento a una cuenta igual a 2n – 1

se bebe utilizar flip-flop que tenga la entrada asíncrona Pre-set, las cuales debe estar todas

conectadas y colocando un nivel activo en esta entrada Inicio, el contador se encuentra en su

máximo conteo, es decir en el estado 2n – 1, para que el contador cuente el pulso de reloj esta

entrada debe estar en su estado inactivo. Si la entrada asíncrona de clear esta disponible en los

biestable esta debe colocarse en su nivel inactivo, no debe dejarse sin conectar. En la figura

2.12 se implementa un contador descendente modulo 8 utilizando flip flop J-K con entradas de

excitación activas en alto y entradas asíncronas Pre-set y Clear activas en bajos y con un tiempo

de propagación de 25 nseg.



Q2

JQ

Q Clk

K

JQ

Q Clk

K

JQ

Q Clk

K

Vcc Vcc Vcc

Vcc

Q0Q1

C C C

P P P

Entrada de reloj

Inicio

Figura 2.12. Implementación de un contador asíncrono descendente con MOD= 8

Este procedimiento debe seguirse para el diseño de cualquier contador asíncrono

descendente con modulo 2n.

Diagrama de tiempo del contador modulo 8

CLK

Q0

Estado transitorio “111” por el

que pasa el contador para

finalmente colocar el estado

“101” a su salida

50 nseg

Q2

01234567

75 nseg

25 nseg

Q0

Q1

Q1

7

Figura 2.13. Diagrama de tiempo del contador MOD=8



2.2.5. Contadores Descendente con modulo menor a 2n

Son llamados contadores con modulo truncado, aunque se tenga n salidas no se tienen

los 2n estados a su salida, su implementación es similar a un contador descendente con modulo

2n solo que se debe colocar un circuito combinacional que tiene como entradas las salidas del

contador y la salida de este bloque va a la entrada de Inicio del contador. En el bloque

combinacional se debe colocar un circuito decodificador del estado donde se quiere truncar el

conteo con la finalidad de colocar en la entrada de inicio del contador el nivel activo para llevar

al contador a su inicialización, que puede ser su máximo conteo o cualquier estado diferente al

que se utiliza para truncar.

Q0Q1Q2

CLK

INICIO

Modulo< 2n

Qn

Circuito

Combinacional

Figura 2.14 Contador Descendente MOD=5

Ejemplo.

Diseñar un contar modulo 5.

Si es modulo 5 el contador debe pasar por 5 estados diferentes por tanto se requieren de

3 flip-flop, estos estados pueden ser: 7,6,5,4,3,7….., pero también puede ser 6,5,4,3,2,6.. ó

5,4,3,2,1,5 y así cualquier secuencia consecutiva de 5 estado de la siguiente tabla:



Tabla 2.2: Estados de un contador descendente implementado con tres flip-flop

Si se escoge la primera secuencia: 7, 6, 5, 4, 3,7... se debe colocar a la salida del

contador un circuito combinacional para detectar el conteo dos (en binario), así al llegar el

contador a esta cuenta, el circuito diseñado coloca el nivel adecuado a la señal de Inicio para

colocar en la salida del contador el número siete (en binario) en forma asíncrona.

Para el contador que se presenta en la figura 2.14, la entrada de INICIO es activa en

bajo, entonces se coloca a la salida del contador una compuerta OR de tres entradas, capaz de

colocar su salida en cero lógico cuando en la salida del contador se encuentre el número 2

(binario). El circuito del contador modulo 5 diseñado, se presenta en la figura 2.15.

Q0Q1Q2

CLK

Inicio

Modulo=23 =8

Figura 2.15. Contador Descendente MOD=5

Q2 Q1 Q0

1 1 1

1 1 0

1 0 1

1 0 0

0 1 1

0 1 0

0 0 1

0 0 0



Con esta implementación estaría observando un conteo desde el número siete hasta el

tres. Es importante resaltar que aun, cuando en la salida del contador se presenta el número

dos, este conteo no se observa, debido a que este estado sólo permanece el tiempo equivalente

al tiempo de propagación de la compuerta que se utilice y este no es un tiempo suficiente para

que los visualizadores desplieguen este valor, sin embargo se puede observar utilizando un

osciloscopio adecuado.

En la tabla 2.2 se puede observar que para el conteo descendente, se puede utilizar sólo

las salidas del contador que tienen un 0 lógico porque se garantiza que esa combinación de

ceros no va estar presente anteriormente.

Si se escoge la secuencia: 4, 3, 2, 1, 0, 4... se debe colocar a la salida del contador un

circuito combinacional para detectar el conteo siete (cuenta siguiente al cero por ser contador

descendente), así al llegar el contador a esta cuenta el circuito diseñado coloca el nivel

adecuado a la señal de Inicio para llevar en forma asíncrona la salida del contador al estado de

máxima cuenta, para este caso el cuatro (en binario). Para el contador que se presenta en la

figura 2.16, la entrada de Inicio es activa en bajo, entonces se coloca a la salida del contador

una compuerta NAND de tres entradas, capaz de colocar su salida en cero lógico cuando en la

salida del contador se encuentre el número cero.

Q0Q1Q2

CLK

Inicio

Modulo=23 =8

Figura 2.16. Contador Descendente MOD=5

Con esta implementación estaría observando un conteo desde el número cuatro hasta el

cero. Es importante resaltar que aun, cuando en la salida del contador se presenta el número



siete, este conteo no se observa, debido a que este estado sólo permanece el tiempo equivalente

al tiempo de propagación de la compuerta que se utilice y este no es un tiempo suficiente para

que los visualizadores desplieguen este valor, sin embargo se puede observar utilizando un

osciloscopio adecuado.

En la tabla 2.3 se puede observar que para el conteo descendente, la combinación siete

se puede presentar cuando el contador va del cuatro al tres, ya que por ser contadores asíncrono

o de propagación, él ultimo flip-flop no ha cambiado a cero lógico y los dos primero flip flop

están en uno lógico, por lo que el circuito combinacional colocado a la salida del contador,

coloca su salida a cero y se inicializa el conteo, es decir para ese caso solo se verá el conteo

cuatro.

Q2 Q1 Q0

1 0 0

0 1 1

0 1 0

0 0 1

0 0 0

Tabla 2.3: Estados de un contador descendente modulo cinco

Para resolver este problema se debe colocar retardos desde la salida del segundo flip-

flop (Q1), a la entrada NAND, con el fin de que el tercer flip-flop cambie a cero lógico antes

de tener el estado lógico de uno correspondiente a la salida Q1 en la entrada de la compuerta

NAND, es decir este estado lógico de uno no se tendrá inmediatamente que cambia el flip-flop

en la entrada de la compuerta debido a los tiempo de propagación de los circuitos utilizados

como retardadores, evitando así la combinación binaria “111”, esto solo sucede cuando se

utiliza la cuenta de todas las salidas del contador en uno lógico para realizar el truncamiento.



2.2.6. Contadores Ascendente/Descendente con modulo igual a 2n

Son contadores con n salidas, en cada pulso de reloj realiza el conteo ascendente o

descendente dependiendo del estado lógico que se encuentre en la entrada que le indica al

circuito la forma en la cual debe operar. Si esta en modo ascendente al llegar a su máximo

conteo su próximo estado es el cero, pero si esta en modo descendente al llegar a cero su

próximo conteo es su máxima cuenta, es decir 2n.

Q2

JQ

Q Clk

K

JQ

Q Clk

K

JQ

Q Clk

K

Vcc Vcc Vcc

Q0Q1

C C C

P P P

Entrada de reloj

InicioMuxMux

0

1

0

1

1

M

Practica No 1 - WordPress.com...contador y la salida de este bloque va a la entrada de Reset (RST)...

Documents

Transcript of Practica No 1 - WordPress.com...contador y la salida de este bloque va a la entrada de Reset (RST)...